JP2000188354A - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法

Info

Publication number
JP2000188354A
JP2000188354A JP36488498A JP36488498A JP2000188354A JP 2000188354 A JP2000188354 A JP 2000188354A JP 36488498 A JP36488498 A JP 36488498A JP 36488498 A JP36488498 A JP 36488498A JP 2000188354 A JP2000188354 A JP 2000188354A
Authority
JP
Japan
Prior art keywords
circuit board
flexible circuit
semiconductor package
manufacturing
metal frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP36488498A
Other languages
English (en)
Inventor
Noriaki Takeya
則明 竹谷
Tomo Yasuda
朋 安田
Hironori Shimazaki
洋典 嶋崎
Satoshi Sasaki
敏 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP36488498A priority Critical patent/JP2000188354A/ja
Publication of JP2000188354A publication Critical patent/JP2000188354A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】フレキシブル回路基板の反り等の変形を、金属
フレームの開口部にフレキシブル回路基板を貼り付けた
後で低減することができる半導体パッケージの製造方法
を提供することにある。 【解決手段】金属フレーム1の開口部2にシート状のフ
レキシブル回路基板7を接着剤で貼り付けたものを半導
体パッケージ用中間製品として使用し、これを各工程に
搬送することによって、半導体素子9の搭載、ワイヤボ
ンディング、樹脂封止等の処理を行う半導体パッケージ
の製造方法において、前記金属フレーム1に前記フレキ
シブル回路基板7を貼り付けるに先立ち、前記フレキシ
ブル回路基板7を加湿し、その加湿されたフレキシブル
回路基板7を前記金属フレーム1に貼り付けた後に、一
定時間以上通常環境下又は低湿度環境下で放置すること
により、当該フレキシブル回路基板7の反りを低減す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、金属フレームの開
口部にシート状のフレキシブル回路基板を接着剤で貼り
付ける工程を含む半導体パッケージの製造方法、特にフ
レキシブル回路基板の反り等の変形を低減するようにし
た半導体パッケージの製造方法に関するものである。
【0002】
【従来の技術】QFP(Quad Flat Package )を製造す
る従来の製造装置でFBGA(Fine Pitch Ball Grid A
rray)といわれるCSP(Chip Scale Package)の製造
が可能となる半導体パッケージの製造方法が望まれてい
る。
【0003】この一環として、従来、キャリアフレーム
としての金属フレームに、片面あるいは両面に回路パタ
ーンの付いた個片の単一回路基板又はこれら単一回路基
板を複数個シート状に1単位としてまとめて成る集合回
路基板シートを固定し、その上に半導体素子を搭載し、
片面を樹脂封止する半導体パッケージの製造方法とし
て、特開平8−83866号公報、特開平9−2756
3号公報、特開平9−22963号公報に開示されたも
のがある。
【0004】特開平8−83866号公報のものは、金
属フレームに矩形の貫通孔から成る開口部を設け、この
フレーム開口部に対して、片面あるいは両面に回路パタ
ーンの付いた個片の単一回路基板を、機械的な支持手段
によって位置決め支持させたものを半導体パッケージ用
中間製品として使用し、これを各工程に搬送することに
よって、既存の設備をそのまま利用して、半導体素子の
搭載やワイヤボンディング、樹脂封止といった処理を効
率的に行う半導体パッケージの製造方法である。金属フ
レームに回路基板を位置決め支持する支持手段として
は、例えば金属フレームの板材を切り起こして形成した
係止片が用いられ、これにより回路基板の周辺を弾性的
に支持することにより、後工程で金属フレームから回路
基板(単体のBGA製品)を容易に取り外すことができ
るようになっている。
【0005】上記半導体パッケージ用中間製品を利用す
ることの第1の利点は、従来の短冊状のプリント基板を
使用した場合のプリント基板の無駄部分をなくすことが
できる点にある。即ち、従来の所定の配線パターンを設
けた大判のプリント基板を短冊状に切断し、この短冊状
に形成したプリント基板を、各工程に搬送して製品とす
る製造方法では、短冊状のプリント基板に無駄な切り代
を取る必要があることから、プリント基板の材料の無駄
が生じるが、個片の単一回路基板を取り扱って金属フレ
ームに支持させる方法では、このような無駄が生じな
い。また、第2の利点は、既存の設備をそのまま利用し
て半導体素子の搭載やワイヤボンディング、樹脂封止と
いった処理を効率的に行うことができる点にある。
【0006】次に、特開平9−27563号公報及び特
開平9−22963号公報のものは、上記の個片の単一
回路基板を取り扱う代わりに、これら単一回路基板を複
数個シート状に連結して1単位としてまとめて成る集合
回路基板シートを取り扱うものである。
【0007】代表的に、図8に、特開平9−22963
号公報に開示された半導体パッケージ用中間製品(半導
体回路素子搭載基板フレーム)を示す。この半導体回路
素子搭載基板フレーム30は、サイドレール35に連結
タブ36で連結されて順次直線的に配列された複数の単
一の金属基板層31に、単一の半導体回路基板72及び
単一の半導体回路素子搭載基板33を熱伝導性接着剤層
であるプリプレグ層を介して設け、結果的にシート状に
連接した構成となっている。なお、34はサイドレール
35に設けた位置決め用の規準孔である。
【0008】この集合回路基板シートを取り扱った半導
体パッケージ用中間製品によれば、個片の単一回路基板
を取り扱う場合の欠点、即ち、個別の回路基板の搬送や
位置決め等の取り扱いが煩雑となるという問題や、位置
ずれや損傷によって品質や半導体回路素子実装の作業効
率が低下し、生産性が著しく阻害されるという問題を解
消することができる。
【0009】
【発明が解決しようとする課題】しかしながら、上記の
従来技術では、フレキシブル回路基板を金属フレームに
接着剤で貼り付けるという手法については何ら検討され
ておらず、その貼り付けの際に生ずるフレキシブル回路
基板の反り等の変形を低減する手法も確立していなかっ
た。
【0010】これに対し、本出願人は、次のような半導
体パッケージの製造方法を開発している。即ち、図3に
示すように金属フレーム1に開口部2を設け、その開口
部にシート状のフレキシブル回路基板7を図2の如く接
着剤で貼り付けたものを半導体パッケージ用中間製品と
して使用し、これを各工程に搬送することによって、半
導体素子9の搭載、ワイヤボンディング、樹脂封止等の
処理を行う方法である。
【0011】この製造方法によれば、例えばフレーム開
口部のフレーム幅方向の2辺又は3辺もしくは4辺に接
着剤を塗布し、フレキシブル回路基板7を接着剤で貼り
付けるだけでよく、従来の連結タブ等は不要であるの
で、金属フレーム1の製造及びフレキシブル回路基板7
の取り扱いが非常に容易で、製造時間の短縮を図ること
ができる。また、金属フレーム1上でフレキシブル回路
基板7が占める占有面積が小さく、生産性の増加を実現
することができる。即ち、個片の回路基板を取り扱って
金属フレームに支持させる従来の場合と同様に、回路基
板の材料の無駄が生じないという長所を有する。また、
既存の設備をそのまま利用して半導体素子9の搭載やワ
イヤボンディング、樹脂封止といった処理を効率的に行
うことができるという長所も有する。
【0012】しかし、この製造方法では、フレキシブル
回路基板7の直下が開口部2の空間であり、図8の場合
のように金属基板層31による支持がないこと、及び、
フレキシブル回路基板7はその周囲の2辺又は3辺もし
くは4辺が接着剤で固定されるにすぎないことから、貼
り付け工程において、図7に示すように、フレキシブル
回路基板7に反りが生ずるという問題がある。
【0013】フレキシブル回路基板に反り等の変形が発
生すると、フレキシブル回路基板上の半導体素子9の搭
載部分やワイヤボンド接続部分の平面性が悪化し、半導
体搭載時やワイヤボンディング時の大きな障害となる可
能性がある。また、半導体素子9のチップを搭載した後
の工程、例えばモールド時に半導体チップにダメージを
与え、最悪の場合は使用不可能となる。
【0014】そこで、本発明の目的は、上記課題を解決
し、フレキシブル回路基板の反り等の変形を、金属フレ
ームの開口部にフレキシブル回路基板を貼り付けた後で
低減することができる半導体パッケージの製造方法を提
供することにある。
【0015】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、次のように構成したものである。
【0016】請求項1の発明は、金属フレームの開口部
にシート状のフレキシブル回路基板を接着剤で貼り付け
る工程を含む半導体パッケージの製造方法において、前
記金属フレームに前記フレキシブル回路基板を貼り付け
るに先立ち、前記フレキシブル回路基板を加湿し、その
加湿されたフレキシブル回路基板を前記金属フレームに
貼り付けた後に一定時間以上通常環境下又は低湿度環境
下で放置することにより、当該フレキシブル回路基板の
反りを低減するものである。
【0017】また、請求項2の発明は、金属フレームの
開口部にシート状のフレキシブル回路基板を接着剤で貼
り付けたものを半導体パッケージ用中間製品として使用
し、これを各工程に搬送することによって、半導体素子
の搭載、ワイヤボンディング、樹脂封止等の処理を行う
半導体パッケージの製造方法において、前記金属フレー
ムに前記フレキシブル回路基板を貼り付けるに先立ち、
前記フレキシブル回路基板を加湿し、その加湿されたフ
レキシブル回路基板を前記金属フレームに貼り付けた後
に一定時間以上通常環境下又は低湿度環境下で放置する
ことにより、当該フレキシブル回路基板の反りを低減す
るものである。
【0018】具体的には、図1に概略を示すように、金
属フレームの開口部にシート状のフレキシブル回路基板
を接着剤で貼り付けるに先立ち、前記フレキシブル回路
基板を、高湿度の雰囲気中(例えば温度65℃、相対湿
度85%の高温高湿槽中)に一定時間以上置くことによ
り加湿し(工程(a))、その加湿されたフレキシブル
回路基板を前記金属フレームの開口部に貼り付ける(工
程(b))。その後、そのフレキシブル回路基板を、通
常温湿度の環境下又は低湿度環境下(例えば相対湿度3
0%の雰囲気中)で、一定時間放置する(工程(c))
ことにより、当該フレキシブル回路基板の反りを低減す
る。次いで、得られた半導体パッケージ用中間製品を各
工程に搬送し(工程(d))、半導体素子の搭載、ワイ
ヤボンディング、樹脂封止等の処理を行う(工程
(e))。
【0019】フレキシブル基板は吸湿すると伸びる。そ
こで、上記工程(a)のように、フレキシブル基板を高
温高湿槽に放置することにより、フレキシブル基板を充
分に伸ばし、上記工程(b)のように、金属フレームに
貼り付ける。貼り付け後、上記工程(c)のように放置
すると、フレキシブル基板内の水分は蒸発等により低減
する。内部の水分が低減するに伴い、フレキシブル基板
の反り等の変形の程度も低減する。即ち、フレキシブル
基板を加湿し、貼付後に放置するという操作を加えるこ
とにより、フレキシブル回路基板の変形を大幅に低減す
ることができる。
【0020】内部の水分を蒸発させるためには、フレキ
シブル基板を加熱することが効果が大きいが、加熱せず
に湿度の少ないところに放置しても同様の効果がある。
【0021】なお、フレキシブル回路基板といった場
合、片面あるいは両面に回路パターンの付いた個片のフ
レキシブル単一回路基板の形態と、これら単一回路基板
を複数個シート状に1単位としてまとめて成るフレキシ
ブル集合回路基板の形態の双方が含まれる。
【0022】上記請求項1又は2記載の半導体パッケー
ジの製造方法においては、前記フレキシブル回路基板の
加湿を65℃、相対湿度85%の高温高湿槽で行うこと
が好ましい(請求項3)。また、前記フレキシブル回路
基板の加湿は、フレキシブル回路基板をリールに巻き付
けた状態で行うと取り扱いが容易である(請求項4)。
このリールには金属リールを用いるとよい(請求項
5)。
【0023】更に、請求項1、2、3、4又は5記載の
半導体パッケージの製造方法において、前記金属フレー
ムに貼り付けたフレキシブル回路基板を一定時間以上通
常環境下又は低湿度環境下で放置する代わりに、当該フ
レキシブル回路基板を熱処理することもできる(請求項
6)。フレキシブル基板を加熱すると、フレキシブル回
路基板内部の水分を効率良く蒸発させることができる。
【0024】
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
【0025】図2に本発明の半導体パッケージの製造方
法中で用いる半導体パッケージ用中間製品の形態を示
す。この半導体パッケージ用中間製品は、キャリアフレ
ームとしての金属フレーム1上に長方形のフレーム開口
部2(図3参照)を設け、このフレーム開口部2に対し
て、ポリイミド樹脂製絶縁フィルムの片面あるいは両面
に回路パターンを付けたフレキシブルテープ(いわゆる
TABテープ)4(図5参照)から切り出したフレキシ
ブル回路基板7を、接着剤8(図4参照)で貼り付けた
ものから成る。このフレキシブル回路基板7の貼り付け
は、フレーム開口部2の周辺領域のうちフレーム幅方向
の2辺に沿った金属フレーム上の部分であって貼り付け
後にフレキシブル回路基板と重なる部分、つまり、「貼
り付けしろ」の部分を対象として行い、この部分に対し
て接着剤8(図4参照)を塗布し、以て金属フレーム1
のフレーム開口部2にフレキシブル回路基板7を貼り付
ける。この半導体パッケージ用中間製品は、次のように
して作製する。
【0026】まず、金属フレーム1については、図3に
示すように、160mm×40mm、厚さ200μmの銅合
金にエッチングを施して、フレーム開口部2としての3
0mm×30mmの四角い穴を4個直線的に形成し配列した
ものを作製し、これを金属フレーム1とする。このフレ
ーム開口部2を形成することにより、金属フレーム1の
フレーム幅方向の2辺(両側部)には、各フレーム開口
部2に共通にサイドレール領域1a、1aが残され、ま
た、各フレーム開口部2間には区画領域1bが残され
る。金属フレーム1のサイドレール領域1aには、複数
の位置決め用のガイド穴3が穿設されている。
【0027】次に、フレキシブル回路基板7について
は、図5に示すように、高密度実装が可能なポリイミド
樹脂製絶縁フィルムの片面又は両面に回路パターンを設
けたコイル状の厚さ50μmのフレキシブルテープ(い
わゆるTABテープ)4から、図示していない金型を用
いたプレス加工法により、30mm×34mmの長方形を金
型で打ち抜き、得られたフレキシブルテープ切断部をフ
レキシブル回路基板7とする。このフレキシブル回路基
板7の寸法はフレーム開口部2と長さが同一で、幅が4
mmだけ大きい。フレキシブル回路基板7の幅をフレーム
開口部2より若干長くしたのは、そのフレキシブル回路
基板7の短辺のはみ出し部分を上記貼り付けしろに対す
る被接着部分7bとして利用するためである。なお、フ
レキシブルテープ4の側部には、送り位置決め用のガイ
ド穴5が所定のピッチで穿設されている。
【0028】フレキシブル回路基板7は、この実施形態
の場合、フレキシブルテープ4の配線パターン部である
単一回路基板6を、「田」の字状の枠が連接部7aとし
て残る形で4枚連接したものから成る。しかし、フレキ
シブル回路基板7は、単一回路基板6を所要数だけ連接
した所要の任意の形状とすることができる。
【0029】次に、図4に示すように、金属フレーム1
の貼り付けしろの部分に接着剤8を塗布する。即ち、フ
レーム開口部2の周辺領域である各穴の周縁のうち、フ
レーム幅方向の2辺に沿った位置に、機械制御のディス
ペンサを用いて、一直線状に、熱硬化性の接着剤8を塗
布する。フレキシブル回路基板7が金属フレーム1と重
なる部分の長さは30mmであり、接着剤8はそれより若
干短めに、即ち、その部分の内側に長さ28mmの塗布を
行い、金属フレーム1とフレキシブル回路基板7の重な
る部分以外に接着剤8が漏れないようにした。ここで用
いている接着剤8の硬化温度は250℃である。そこ
で、リフロー炉を用いてl00℃、30秒+150℃、
30秒の加熱を行い不完全な硬化を施す。
【0030】その後、図5に示すフレキシブルテープ4
を30mm×34mmの長方形に金型で打ち抜いて得た上述
のフレキシブル回路基板7の被接着部分7bを金属フレ
ーム1の接着剤塗布部に重ね、270℃に加熱した貼り
付け金型を用いて6kg/平方センチの圧力で1秒加圧
し、フレキシブル回路基板7と金属フレーム1とを貼り
付ける。
【0031】これらを金属フレーム1の1枚分繰り返
す。
【0032】上記貼り付け工程においては、フレキシブ
ル回路基板7の直下が空間で支持材がないこと、及び、
フレキシブル回路基板7はその周囲の2辺が接着剤で固
定されるにすぎないことから、図7に示すように、フレ
キシブル回路基板7に反りが生じ易い。フレキシブル回
路基板7を金属フレーム1に図2の如く固定した際、図
7で示すように、半導体素子3が搭載される部分のフレ
キシブル回路基板7が反っていると、モールド時に半導
体素子3にダメージを与える。
【0033】そこで、図2で示すようにフレキシブル基
板lを金属製のフレーム2に固定する前に、フレキシブ
ル回路基板7を温度65℃、85%RH(相対湿度)の
高温高湿槽内に12時間以上置き、フレキシブル回路基
板7内に充分に水分を入れた(図1の加湿工程
(a))。このフレキシブル回路基板7の加湿は、効率
を高めるため、図5の段階、即ち、フレキシブル回路基
板7がフレキシブルテープ(TABテープ)4の形で金
属リールに巻き付けられている状態で行った。
【0034】その後、金型で打ち抜いたフレキシブル回
路基板7を金属フレーム1に貼り付けて固定した。
【0035】フレキシブル回路基板7を固定した後、低
湿度環境中に一定時間放置することにより、当該フレキ
シブル回路基板7の反りを低減する(工程(b))。こ
の固定したフレキシブル回路基板7を放置する工程は、
通常の温度及び湿度の環境下で行うこともできる。この
実施形態では、相対湿度30%の雰囲気中に12時間以
上放置することにより、フレキシブル回路基板7の反り
が大幅に抵減した。加湿しないフレキシブル回路基板7
を用いて貼り付けた場合の反り量は100μm以上であ
ったが、加湿したフレキシブル回路基板7を用いた場合
は、70μm以下まで低減していた。
【0036】要するに、フレキシブル回路基板7を高温
高湿槽を用いて加湿し、フレキシブル回路基板7に充分
に水分を吸わせて伸びた状態にする。これを金属フレー
ム1へ貼付後、放置すると、内部の水分が少なくなり収
縮するので、フレキシブル回路基板7の反り量が低減す
る。
【0037】一方、上記のように相対湿度30%の雰囲
気中で放置する代わりに、更に加熱処理し、水分を徹底
的に取り除いた場合は、50μm以下までフレキシブル
回路基板7の反りが少なくなっていた。内部の水分を少
なくする方法は、このように加熱することで水分蒸発の
効率を高め、水分低減処理時間の短縮を図ることができ
る。しかし、上記のように加熱せずに放置することによ
り、水分を低減することもできる。
【0038】かくして、半導体パッケージ用中間製品を
完成した。
【0039】次に、図6に示す小型のグリッド・エリア
・アレイ型半導体パッケージを製造すべく、得られた半
導体パッケージ用中間製品を各工程に搬送し(図1の工
程(d))、半導体素子の搭載、ワイヤボンディング、
樹脂封止等の処理を行った(図1の工程(e))。
【0040】なお、図6において、フレキシブル回路基
板60はフレキシブル回路基板7に単一回路基板6(図
2、図5)として「田」の字状に4つ連続して形成され
てたものの一つであり、その片面側の銅箔13により回
路パターンが形成されている。
【0041】まず、金属フレーム1にフレキシブル回路
基板7が貼付された状態で、導体回路基板6上には、そ
の回路パターンの表面にレジスト樹脂14が塗布され、
半導体素子9が搭載される。
【0042】次いで、半導体素子9の電極9aと回路パ
ターンの接続パッド(金めっき12b)との間が、ボン
ディングワイヤ11によりワイヤボンディングされる。
【0043】更に、これら半導体素子9とボンディング
ワイヤ11上にモールド樹脂10又はポッティング材を
施す。このとき、上述の接着剤8の部分は、この樹脂が
開口部2の幅方向2辺の領域外に流出するのを阻止する
堰として働く。なお、図2中、16はモールドラインを
示す。
【0044】樹脂封止した後、回路基板60の下面に実
装基板などと接続する外部接続端子として半田ボール1
5を取り付ける。なお、回路パターンの一部は、回路基
板60を貫く金めっき12aを施したビアホールを通し
て他側の片面に導出されており、その導出部に半田ボー
ル15が接続される。なお、BGAの場合は外部接続端
子として半田ボールを使用するが、片面樹脂封止型半導
体パッケージとして半田ボールの他にリードピン等を外
部接続端子として使用することも可能である。
【0045】最後に、金属フレーム1からフレキシブル
回路基板7を又はフレキシブル回路基板7から回路基板
60を取り外すことにより、単体のBGA製品として小
型のグリッド・エリア・アレイ型半導体パッケージが得
られる。
【0046】通常、上記のような小型のグリッド・エリ
ア・アレイ型半導体パッケージ向けのフレキシブルテー
プは、リードフレームパッケージを作製する装置を用い
ての生産はできず、新たな装置の導入等の投資が必要と
なる。しかし、本実施形態による半導体パッケージ用中
間製品を用いると、これまでの大型のリードフレームパ
ッケージ用の装置を流用しての半導体パッケージ作製が
可能となる。即ち、上記実施形態による半導体パッケー
ジの製造方法によれば、QFPを製造する従来の装置で
FBGA(Fine Pitch Ball Grid Array)といわれるC
SPの製造が可能となる。また、本発明は、その対象と
なる半導体素子に制約が無く、DRAMやSRAM等の
メモリーやCPU、MPU等のロジック系のいずれにも
対応が可能である。
【0047】
【発明の効果】以上説明したように本発明は、金属フレ
ームの開口部にシート状のフレキシブル回路基板を接着
剤で貼り付ける工程を含む半導体パッケージの製造方法
において、又は、金属フレームの開口部にシート状のフ
レキシブル回路基板を接着剤で貼り付けたものを半導体
パッケージ用中間製品として使用し、これを各工程に搬
送することによって、半導体素子の搭載、ワイヤボンデ
ィング、樹脂封止等の処理を行う半導体パッケージの製
造方法において、前記金属フレームに前記フレキシブル
回路基板を貼り付けるに先立ち、前記フレキシブル回路
基板を加湿し、その加湿されたフレキシブル回路基板を
前記金属フレームに貼り付けた後に、一定時間以上通常
環境下又は低湿度環境下で放置することにより、当該フ
レキシブル回路基板の反りを低減するものである。従っ
て、半導体素子を搭載した後の、例えばモールド時にお
いて、半導体素子に与えるダメージを少なくすることが
できる。よって、本発明により歩留りの高い半導体パッ
ケージの製造方法が得られる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージの製造方法の一例を
示した概要図である。
【図2】本発明の製造方法で用いる半導体パッケージ用
中間製品を示す平面図である。
【図3】本発明の製造方法で用いる金属フレームを示す
平面図である。
【図4】本発明の製造方法で用いる金属フレームの開口
部を示す図である。
【図5】本発明の製造方法で用いるフレキシブル回路基
板の作成に使用されるフレキシブルテープを示す図であ
る。
【図6】本発明の製造方法で製造される半導体パッケー
ジの一例を示す断面図である。
【図7】本発明の半導体パッケージの製造方法の実施形
態におけるフレキシブル回路基板の反りを示す断面図で
ある。
【図8】従来の半導体パッケージ用中間製品を示す図で
ある。
【符号の説明】
1 金属フレーム 2 開口部 4 フレキシブルテープ 6 単一回路基板(フレキシブルテープの配線パターン
部) 7 フレキシブル回路基板(フレキシブルテープの切断
部) 8 接着剤 9 半導体素子 10 モールド樹脂
フロントページの続き (72)発明者 嶋崎 洋典 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 (72)発明者 佐々木 敏 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】金属フレームの開口部にシート状のフレキ
    シブル回路基板を接着剤で貼り付ける工程を含む半導体
    パッケージの製造方法において、前記金属フレームに前
    記フレキシブル回路基板を貼り付けるに先立ち、前記フ
    レキシブル回路基板を加湿し、その加湿されたフレキシ
    ブル回路基板を前記金属フレームに貼り付けた後に一定
    時間以上通常環境下又は低湿度環境下で放置することに
    より、当該フレキシブル回路基板の反りを低減すること
    を特徴とする半導体パッケージの製造方法。
  2. 【請求項2】金属フレームの開口部にシート状のフレキ
    シブル回路基板を接着剤で貼り付けたものを半導体パッ
    ケージ用中間製品として使用し、これを各工程に搬送す
    ることによって、半導体素子の搭載、ワイヤボンディン
    グ、樹脂封止等の処理を行う半導体パッケージの製造方
    法において、前記金属フレームに前記フレキシブル回路
    基板を貼り付けるに先立ち、前記フレキシブル回路基板
    を加湿し、その加湿されたフレキシブル回路基板を前記
    金属フレームに貼り付けた後に一定時間以上通常環境下
    又は低湿度環境下で放置することにより、当該フレキシ
    ブル回路基板の反りを低減することを特徴とする半導体
    パッケージの製造方法。
  3. 【請求項3】請求項1又は2記載の半導体パッケージの
    製造方法において、前記フレキシブル回路基板の加湿を
    65℃、相対湿度85%の高温高湿槽で行うことを特徴
    とする半導体パッケージの製造方法。
  4. 【請求項4】請求項1又は2記載の半導体パッケージの
    製造方法において、前記フレキシブル回路基板の加湿
    は、フレキシブル回路基板をリールに巻き付けた状態で
    行うことを特徴とする半導体パッケージの製造方法。
  5. 【請求項5】請求項4記載の半導体パッケージの製造方
    法において、前記リールに金属リールを用いることを特
    徴とする半導体パッケージの製造方法。
  6. 【請求項6】請求項1、2、3、4又は5記載の半導体
    パッケージの製造方法において、前記金属フレームに貼
    り付けたフレキシブル回路基板を一定時間以上通常環境
    下又は低湿度環境下で放置する代わりに、当該フレキシ
    ブル回路基板を熱処理することを特徴とする半導体パッ
    ケージの製造方法。
JP36488498A 1998-12-22 1998-12-22 半導体パッケージの製造方法 Pending JP2000188354A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36488498A JP2000188354A (ja) 1998-12-22 1998-12-22 半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36488498A JP2000188354A (ja) 1998-12-22 1998-12-22 半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2000188354A true JP2000188354A (ja) 2000-07-04

Family

ID=18482912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36488498A Pending JP2000188354A (ja) 1998-12-22 1998-12-22 半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2000188354A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10022748B2 (en) 2014-09-12 2018-07-17 Toshiba Memory Corporation Stencil mask, stencil mask manufacturing method, and imprinting method
US11516926B2 (en) * 2018-11-30 2022-11-29 Innolux Corporation Method for manufacturing flexible circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10022748B2 (en) 2014-09-12 2018-07-17 Toshiba Memory Corporation Stencil mask, stencil mask manufacturing method, and imprinting method
US11516926B2 (en) * 2018-11-30 2022-11-29 Innolux Corporation Method for manufacturing flexible circuit board

Similar Documents

Publication Publication Date Title
US6649448B2 (en) Method of manufacturing a semiconductor device having flexible wiring substrate
JP4862848B2 (ja) 半導体パッケージの製造方法
KR20020050148A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2000077596A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP4029910B2 (ja) 半導体パッケ−ジの製造法及び半導体パッケ−ジ
US6711815B2 (en) Fabricating method of semiconductor devices
JP2771203B2 (ja) 集積回路実装用テープ
JP2546629B2 (ja) テープキャリア半導体装置用パッケージ、その製造方法および半導体装置の製造方法
JP2000188354A (ja) 半導体パッケージの製造方法
JP3610802B2 (ja) 半導体パッケージ用中間製品の梱包方法
JP3695177B2 (ja) 半導体装置用中間製品
JPH11251504A (ja) 電子部品及びその製造方法
JP2000164750A (ja) 半導体パッケージの製造方法
JP4663172B2 (ja) 半導体装置の製造方法
JP3115807B2 (ja) 半導体装置
JP2000058701A (ja) 補強部付キャリアテープおよびこれを用いた半導体装置
JP2000138307A (ja) 半導体装置用中間製品
JP4140555B2 (ja) 半導体パッケージの製造方法
JP4332994B2 (ja) 実装用電子部品及びその製造方法
JP2700253B2 (ja) 電子部品装置
US6531336B1 (en) Semiconductor apparatus, method of fabricating thereof, fabricating apparatus, circuit board, and electronic device
JP2005328057A (ja) 半導体パッケージの製造法及び半導体パッケージ
JPH06104314A (ja) フィルムキャリア
JP3768690B2 (ja) 剛性部材を有する集合基板、およびこの集合基板から得られた半導体装置
JP3685205B2 (ja) 半導体パッケージ及びその製造方法