JP2000058701A - 補強部付キャリアテープおよびこれを用いた半導体装置 - Google Patents
補強部付キャリアテープおよびこれを用いた半導体装置Info
- Publication number
- JP2000058701A JP2000058701A JP22186498A JP22186498A JP2000058701A JP 2000058701 A JP2000058701 A JP 2000058701A JP 22186498 A JP22186498 A JP 22186498A JP 22186498 A JP22186498 A JP 22186498A JP 2000058701 A JP2000058701 A JP 2000058701A
- Authority
- JP
- Japan
- Prior art keywords
- tape
- carrier tape
- bgas
- wiring
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 リール トウ リール方式により製作し
たテープ上のテープＢＧＡを個々に分割した後に発生す
る取り扱い状の問題点であるテープＢＧＡの基材の反り
を防止することを可能とし、かつ各種電子機器への組立
工程において搬送もしくは組み付ける際のハンドリング
操作を容易に行うことのできるキャリアテープを提供す
ることを課題とする。 【解決手段】 絶縁性フィルムと少なくとも２層以上の
金属層とから構成されるテープの一つの金属層より額縁
状補強部を形成し、他の金属層より配線部を形成する。
そして、要すれば、最外層の配線層の電極パッド部位以
外の少なくとも配線部に絶縁層を設け、さらに額縁状補
強部の内側領域に絶縁フィルム側よりビアホールを設
け、額縁状補強部がリードフレーム並みの強度を持つ厚
みを有し、金属層と絶縁層とを接着材を介さずに構成す
る。
たテープ上のテープＢＧＡを個々に分割した後に発生す
る取り扱い状の問題点であるテープＢＧＡの基材の反り
を防止することを可能とし、かつ各種電子機器への組立
工程において搬送もしくは組み付ける際のハンドリング
操作を容易に行うことのできるキャリアテープを提供す
ることを課題とする。 【解決手段】 絶縁性フィルムと少なくとも２層以上の
金属層とから構成されるテープの一つの金属層より額縁
状補強部を形成し、他の金属層より配線部を形成する。
そして、要すれば、最外層の配線層の電極パッド部位以
外の少なくとも配線部に絶縁層を設け、さらに額縁状補
強部の内側領域に絶縁フィルム側よりビアホールを設
け、額縁状補強部がリードフレーム並みの強度を持つ厚
みを有し、金属層と絶縁層とを接着材を介さずに構成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置用キャ
リアテープに関する。
リアテープに関する。
【０００２】
【従来の技術】最近、パソコン等に代表される電子機器
の高密度・小型化に伴い、ＩＣパッケージも高密度・小
型化が要求されている。これに対応して、従来の Quad
Flat Package（ＱＦＰ）に代表されるペリフェラルタイ
プのＩＣパッケージよりもさらに多端子化に対応できる
Ball Grid Array（ＢＧＡ）、Chip Size Package（Ｃ
ＳＰ）等のエリアアレイタイプのＩＣパッケージが提供
されてきている。
の高密度・小型化に伴い、ＩＣパッケージも高密度・小
型化が要求されている。これに対応して、従来の Quad
Flat Package（ＱＦＰ）に代表されるペリフェラルタイ
プのＩＣパッケージよりもさらに多端子化に対応できる
Ball Grid Array（ＢＧＡ）、Chip Size Package（Ｃ
ＳＰ）等のエリアアレイタイプのＩＣパッケージが提供
されてきている。
【０００３】現在、ＢＧＡは基材にプリント基板を使用
したプラスチックＢＧＡが主流であるものの、基材にフ
レキシブルな樹脂フィルム製の配線板、例えばＴＡＢテ
ープを使用したテープＢＧＡやテープＣＳＰが増えつつ
ある。これは、こうしたテープＢＧＡやテープＣＳＰに
は、半導体チップとの接続に狭ピッチのインナーリード
ボンディングが可能であること、リール トウ リール
方式での製造が可能なこと、低製造コスト化が可能であ
ること等の長所が有るからである。
したプラスチックＢＧＡが主流であるものの、基材にフ
レキシブルな樹脂フィルム製の配線板、例えばＴＡＢテ
ープを使用したテープＢＧＡやテープＣＳＰが増えつつ
ある。これは、こうしたテープＢＧＡやテープＣＳＰに
は、半導体チップとの接続に狭ピッチのインナーリード
ボンディングが可能であること、リール トウ リール
方式での製造が可能なこと、低製造コスト化が可能であ
ること等の長所が有るからである。
【０００４】例えば、図１はＴＡＢテープを使用して作
成したテープＢＧＡの断面図である。絶縁層１の表面に
設けられた導電層を用いて配線部２が形成され、該配線
部の電極パッド部３以外が覆われるように第２の絶縁層
４が設けられ、そして絶縁層１の裏面にはビアホール５
が設けられ、前記電極パッド部３とビアホール部５とに
メッキが施されたＴＡＢテープの略中央部に半導体チッ
プ６が搭載され、半導体チップ上の電極パッドと配線部
２の電極パッド３とがワイヤボンディングされ、半導体
チップ６とボンディングワイヤ７とを封止樹脂８を用い
て封止し、ビアホールに半田ボール９を設けたものであ
る。
成したテープＢＧＡの断面図である。絶縁層１の表面に
設けられた導電層を用いて配線部２が形成され、該配線
部の電極パッド部３以外が覆われるように第２の絶縁層
４が設けられ、そして絶縁層１の裏面にはビアホール５
が設けられ、前記電極パッド部３とビアホール部５とに
メッキが施されたＴＡＢテープの略中央部に半導体チッ
プ６が搭載され、半導体チップ上の電極パッドと配線部
２の電極パッド３とがワイヤボンディングされ、半導体
チップ６とボンディングワイヤ７とを封止樹脂８を用い
て封止し、ビアホールに半田ボール９を設けたものであ
る。
【０００５】このＴＡＢテープは、ダイアタッチ、ワイ
ヤボンディング、樹脂封止等の各組立工程でテープを搬
送する時に使用されるガイドホールを両端に有し、その
片面に導電層を有する樹脂テープを用いて作製されてい
る。この樹脂テープの導電層をパターン化して配線を形
成してＴＡＢテープを作製するが、具体的には、常法に
従い、導電層表面にレジストを塗布し、所望のパターン
のマスクを密接し、露光し、エッチングして配線を作製
する。
ヤボンディング、樹脂封止等の各組立工程でテープを搬
送する時に使用されるガイドホールを両端に有し、その
片面に導電層を有する樹脂テープを用いて作製されてい
る。この樹脂テープの導電層をパターン化して配線を形
成してＴＡＢテープを作製するが、具体的には、常法に
従い、導電層表面にレジストを塗布し、所望のパターン
のマスクを密接し、露光し、エッチングして配線を作製
する。
【０００６】そして、このＴＡＢテープを用いてテープ
ＢＧＡを得るには、ＴＡＢテープ上に半導体チップをマ
ウンターにより、ダイアタッチし、ワイヤボンディング
して半導体チップ表面の電極と配線の一端とを接続す
る。その後、半導体チップとワイヤ部とを樹脂でモール
ドし、配線の他端に半田ボールを設ける。通常、ここま
での工程を長尺のテープを用いたリール トウ リール
方式で行う。
ＢＧＡを得るには、ＴＡＢテープ上に半導体チップをマ
ウンターにより、ダイアタッチし、ワイヤボンディング
して半導体チップ表面の電極と配線の一端とを接続す
る。その後、半導体チップとワイヤ部とを樹脂でモール
ドし、配線の他端に半田ボールを設ける。通常、ここま
での工程を長尺のテープを用いたリール トウ リール
方式で行う。
【０００７】その後、テープ上に連続したＢＧＡを金型
により個々のＢＧＡに打ち抜き、分割し、図１に示すテ
ープＢＧＡを得る。
により個々のＢＧＡに打ち抜き、分割し、図１に示すテ
ープＢＧＡを得る。
【０００８】以上のようにして製作したテープＢＧＡを
回路基板へ実装するには、回路基板側に設けられたテー
プＢＧＡ実装位置の電極上、あるいはテープＢＧＡの半
田ボール表面にフラックスを塗布し、該電極の上に半田
ボールを接し、リフローして半田ボールと回路基板側の
電極と配線パターンと接続する。
回路基板へ実装するには、回路基板側に設けられたテー
プＢＧＡ実装位置の電極上、あるいはテープＢＧＡの半
田ボール表面にフラックスを塗布し、該電極の上に半田
ボールを接し、リフローして半田ボールと回路基板側の
電極と配線パターンと接続する。
【０００９】ところで、このようなテープＢＧＡは、個
々のテープＢＧＡに分割した時に、絶縁層であるテープ
そのものに剛性がないため、そのままでは、搬送時や組
み付け時のハンドリング操作を容易に行うことができな
い。このため、ホルダ等で保持して取り扱うために、硬
い樹脂板や金属板などを補強板としてテープ部に貼り付
ける必要がある。
々のテープＢＧＡに分割した時に、絶縁層であるテープ
そのものに剛性がないため、そのままでは、搬送時や組
み付け時のハンドリング操作を容易に行うことができな
い。このため、ホルダ等で保持して取り扱うために、硬
い樹脂板や金属板などを補強板としてテープ部に貼り付
ける必要がある。
【００１０】
【発明が解決しようとする課題】本発明は上記の問題点
を解決するためになされたもので、リール トウ リー
ル方式により製作したテープ上のテープＢＧＡを個々に
分割した後に発生する取り扱い状の問題点であるテープ
ＢＧＡの基材の反りを防止することを可能とし、かつ各
種電子機器への組立工程において搬送もしくは組み付け
る際のハンドリング操作を容易に行うことのできるキャ
リアテープを提供することを目的とする。
を解決するためになされたもので、リール トウ リー
ル方式により製作したテープ上のテープＢＧＡを個々に
分割した後に発生する取り扱い状の問題点であるテープ
ＢＧＡの基材の反りを防止することを可能とし、かつ各
種電子機器への組立工程において搬送もしくは組み付け
る際のハンドリング操作を容易に行うことのできるキャ
リアテープを提供することを目的とする。
【００１１】
【課題を解決するための手段】上記課題を解決する本第
１の発明の補強部付きキャリアテープは、テープＢＧＡ
やテープＣＳＰなどを製造するために用いるＴＡＢテー
プ等の絶縁性フィルムを基材として用いるキャリアテー
プであり、絶縁性フィルムと少なくとも２層以上の金属
層とから構成されるテープの一つの金属層より額縁状補
強部が形成され、他の金属層より配線部が形成され、要
すれば、最外層の配線層の電極パッド部位以外の少なく
とも配線部に絶縁層が設けられ、さらに額縁状補強部の
内側領域に絶縁フィルム側よりビアホールが設けられ、
額縁状補強部がリードフレーム並みの強度を持つ厚みを
有し、金属層と絶縁層とが接着材を介さずに構成されも
のである。
１の発明の補強部付きキャリアテープは、テープＢＧＡ
やテープＣＳＰなどを製造するために用いるＴＡＢテー
プ等の絶縁性フィルムを基材として用いるキャリアテー
プであり、絶縁性フィルムと少なくとも２層以上の金属
層とから構成されるテープの一つの金属層より額縁状補
強部が形成され、他の金属層より配線部が形成され、要
すれば、最外層の配線層の電極パッド部位以外の少なく
とも配線部に絶縁層が設けられ、さらに額縁状補強部の
内側領域に絶縁フィルム側よりビアホールが設けられ、
額縁状補強部がリードフレーム並みの強度を持つ厚みを
有し、金属層と絶縁層とが接着材を介さずに構成されも
のである。
【００１２】また、本第２の発明は本第１の発明のキャ
リアテープが連続的に構成された長尺状のキャリアテー
プフィルムである。
リアテープが連続的に構成された長尺状のキャリアテー
プフィルムである。
【００１３】さらに、本第３の発明は本発明のキャリア
テープを用いて構成された半導体装置である。
テープを用いて構成された半導体装置である。
【００１４】
【発明の実施の形態】本発明の補強部付きキャリアテー
プは、絶縁性フィルムと少なくとも２層以上の金属層と
から構成されている。そして、一つの金属層より額縁状
補強部が構成され、他の金属層より配線部が構成され
る。このように構成された本発明の補強部付きキャリア
テープを用いて組み立てた半導体装置は剛性を有するた
め、当該半導体装置を各種電子機器に搭載する際のハン
ドリングは極めて良好になる。
プは、絶縁性フィルムと少なくとも２層以上の金属層と
から構成されている。そして、一つの金属層より額縁状
補強部が構成され、他の金属層より配線部が構成され
る。このように構成された本発明の補強部付きキャリア
テープを用いて組み立てた半導体装置は剛性を有するた
め、当該半導体装置を各種電子機器に搭載する際のハン
ドリングは極めて良好になる。
【００１５】本発明において、額縁状補強部の大きさ、
形状等は適用する半導体装置の大きさ、形状等に応じて
適宜設計すればよく、通常のフォトリソグラフおよびエ
ッチング工程にて形成できる。また厚みに関しては、リ
ードフレームと同程度の剛性が得られればよく、具体的
には用いる材質の硬度に応じて選定される。例えば、材
質として銅を用いた場合には、１５μｍから１００μｍ
の厚みの銅板を用いればよい。
形状等は適用する半導体装置の大きさ、形状等に応じて
適宜設計すればよく、通常のフォトリソグラフおよびエ
ッチング工程にて形成できる。また厚みに関しては、リ
ードフレームと同程度の剛性が得られればよく、具体的
には用いる材質の硬度に応じて選定される。例えば、材
質として銅を用いた場合には、１５μｍから１００μｍ
の厚みの銅板を用いればよい。
【００１６】本発明のキャリアテープを作製するには、
例えば、その両面に直接銅層が設けられたポリイミドフ
ィルムを用いる。まず、このポリイミドフィルムの両端
に組立工程におけるフィルム搬送用のガイドホールを、
パンチングまたは、化学エッチングにより形成する。こ
れをリール トウ リール方式により、通常のフォトリ
ソグラフおよびエッチング工程を用いて一方の銅層を額
縁状補強部構造に加工し、一方を配線部に加工する。
例えば、その両面に直接銅層が設けられたポリイミドフ
ィルムを用いる。まず、このポリイミドフィルムの両端
に組立工程におけるフィルム搬送用のガイドホールを、
パンチングまたは、化学エッチングにより形成する。こ
れをリール トウ リール方式により、通常のフォトリ
ソグラフおよびエッチング工程を用いて一方の銅層を額
縁状補強部構造に加工し、一方を配線部に加工する。
【００１７】その後、額縁状補強部の内側に、ポリイミ
ドフィルム側より開孔してビアホールを設け、ビアホー
ル底面の銅配線部と配線部の電極パッド部にメッキをほ
どこして本第１の発明のキャリアテープが連続した本第
２の発明のキャリアテープフィルムができる。なお、配
線部表面に絶縁層を設けるかどうかは半導体チップの搭
載方法等により異なり、一概に限定できないが、電極部
を除いた配線側全面に絶縁層を設けた方が組み上げた半
導体装置の信頼性は高くなる。
ドフィルム側より開孔してビアホールを設け、ビアホー
ル底面の銅配線部と配線部の電極パッド部にメッキをほ
どこして本第１の発明のキャリアテープが連続した本第
２の発明のキャリアテープフィルムができる。なお、配
線部表面に絶縁層を設けるかどうかは半導体チップの搭
載方法等により異なり、一概に限定できないが、電極部
を除いた配線側全面に絶縁層を設けた方が組み上げた半
導体装置の信頼性は高くなる。
【００１８】このキャリアテープフィルムに半導体を実
装するには従来のリール トウ リール方式がそのまま
利用できる。そして、最終的に得られたフィルム状のテ
ープＢＧＡを金型を用いて個々に分断して本第３の発明
の半導体装置が完成する。
装するには従来のリール トウ リール方式がそのまま
利用できる。そして、最終的に得られたフィルム状のテ
ープＢＧＡを金型を用いて個々に分断して本第３の発明
の半導体装置が完成する。
【００１９】なお、本発明で配線層、額縁状補強部、特
に額縁状補強部が接着剤層を介さず、直接絶縁層に直接
設けられているのは、半導体装置組立時に接着剤が軟化
し、位置精度が狂うことを防止するためである。
に額縁状補強部が接着剤層を介さず、直接絶縁層に直接
設けられているのは、半導体装置組立時に接着剤が軟化
し、位置精度が狂うことを防止するためである。
【００２０】以下、本発明を図面により説明する。図２
は本発明の補強部付きキャリアテープの断面図である。
絶縁層１の表面に設けられた導電層を用いて配線部２が
形成され、該配線部の電極パッド部３以外が覆われるよ
うに第２の絶縁層４が設けられ、そして絶縁層１の裏面
にはビアホール５が設けられ、前記電極パッド部３とビ
アホール部５とにメッキが施されている。そして、絶縁
層の外周部に、額縁状に補強部１０が設けられている。
は本発明の補強部付きキャリアテープの断面図である。
絶縁層１の表面に設けられた導電層を用いて配線部２が
形成され、該配線部の電極パッド部３以外が覆われるよ
うに第２の絶縁層４が設けられ、そして絶縁層１の裏面
にはビアホール５が設けられ、前記電極パッド部３とビ
アホール部５とにメッキが施されている。そして、絶縁
層の外周部に、額縁状に補強部１０が設けられている。
【００２１】なお、本発明の変形としてキャリアテープ
フィルムを短冊状のシート形状に切断し、そのシート内
に複数個の本発明のキャリアテープを保持させたものを
用いても本発明の所期の目的は同様に達成することがで
きることは言うまでもないことであり、本発明の一部を
構成するものであることは言を待たない。
フィルムを短冊状のシート形状に切断し、そのシート内
に複数個の本発明のキャリアテープを保持させたものを
用いても本発明の所期の目的は同様に達成することがで
きることは言うまでもないことであり、本発明の一部を
構成するものであることは言を待たない。
【００２２】
【実施例】次に実施例を用いて本発明をさらに説明す
る。
る。
【００２３】幅４８ｍｍ、厚さ７５μｍの長尺フィルム
状ポリイミドフィルムの片面に厚さ１８μｍ、他面に厚
さ７５μｍの銅層を設けた銅ポリイミド基板の長手方向
に沿って４．７５ｍｍ間隔で複数個のガイドホールを設
けた。
状ポリイミドフィルムの片面に厚さ１８μｍ、他面に厚
さ７５μｍの銅層を設けた銅ポリイミド基板の長手方向
に沿って４．７５ｍｍ間隔で複数個のガイドホールを設
けた。
【００２４】次に銅ポリイミド基板の全面にレジスト層
を設け、厚さ１８μｍの銅層側のレジスト層表面に配線
パターンを有するマスクを密接し、厚さ７５μｍの銅層
側のレジスト層表面に所望の額縁状補強部のパターンを
有するマスクを密接し、両面を露光し、現像し、露出し
た銅層をそれぞれエッチングして厚さ１８μｍの配線部
と厚さ７５μｍの額縁状補強部とを作製した。
を設け、厚さ１８μｍの銅層側のレジスト層表面に配線
パターンを有するマスクを密接し、厚さ７５μｍの銅層
側のレジスト層表面に所望の額縁状補強部のパターンを
有するマスクを密接し、両面を露光し、現像し、露出し
た銅層をそれぞれエッチングして厚さ１８μｍの配線部
と厚さ７５μｍの額縁状補強部とを作製した。
【００２５】次に、残存するレジスト層を除去し、改め
てポリイミドエッチング用のレジスト層を銅ポリイミド
基板の全面に塗布し、額縁状補強部側の所望の位置にビ
アホールを形成すべくマスクを密接し、露光し、現像
し、ポリイミドフィルムをエッチングしてビアホールを
形成した。
てポリイミドエッチング用のレジスト層を銅ポリイミド
基板の全面に塗布し、額縁状補強部側の所望の位置にビ
アホールを形成すべくマスクを密接し、露光し、現像
し、ポリイミドフィルムをエッチングしてビアホールを
形成した。
【００２６】その後、残存するレジスト層を除去し、再
度絶縁性レジストを全面に塗布し、ビアホール部のレジ
スト層と配線部の電極面のレジスト層とを除去し、ビア
ホール部底面と電極面とに銀メッキを施した。その後補
強部側のレジスト層のみを除去した。
度絶縁性レジストを全面に塗布し、ビアホール部のレジ
スト層と配線部の電極面のレジスト層とを除去し、ビア
ホール部底面と電極面とに銀メッキを施した。その後補
強部側のレジスト層のみを除去した。
【００２７】このようにして図２に示す本発明のキャリ
アテープが連続する長尺のキャリアテープフィルムを得
た。このフィルムを用いて半導体組立工程でキャリアテ
ープに半導体チップを実装し、配線部を含めて樹脂封止
し、ビアホールに半田ボールを搭載して本発明の半導体
装置が連続する長尺のフィルムを得た。このフィルムよ
り、切断金型を用いてピースごとに分割し、図３に示し
た本発明の半導体装置である補強部付テープＢＧＡを得
た。
アテープが連続する長尺のキャリアテープフィルムを得
た。このフィルムを用いて半導体組立工程でキャリアテ
ープに半導体チップを実装し、配線部を含めて樹脂封止
し、ビアホールに半田ボールを搭載して本発明の半導体
装置が連続する長尺のフィルムを得た。このフィルムよ
り、切断金型を用いてピースごとに分割し、図３に示し
た本発明の半導体装置である補強部付テープＢＧＡを得
た。
【００２８】次に、得られた本発明の半導体装置５００
個をそれぞれプリント配線板の所定電極部にマウンター
を用いて固定し、２３０℃で半田リフローを行い半田ボ
ールを溶融して接合した。その後、それぞれを検査した
ところ、５００個のいずれもが溶融時の熱によってテー
プに反りが発生することもなく、半導体装置と回路基板
上の配線パターンのとの接触不良に起因するオープンの
無い、良好な実装状態が得られていることがわかった。
個をそれぞれプリント配線板の所定電極部にマウンター
を用いて固定し、２３０℃で半田リフローを行い半田ボ
ールを溶融して接合した。その後、それぞれを検査した
ところ、５００個のいずれもが溶融時の熱によってテー
プに反りが発生することもなく、半導体装置と回路基板
上の配線パターンのとの接触不良に起因するオープンの
無い、良好な実装状態が得られていることがわかった。
【００２９】なお、本例において示されていないレジス
ト材料、露光条件、現像条件、エッチング液、エッチン
グ条件等は通常用いられるものであり、特に明記しなか
った。
ト材料、露光条件、現像条件、エッチング液、エッチン
グ条件等は通常用いられるものであり、特に明記しなか
った。
【００３０】
【発明の効果】本発明によれば、補強部付きキャリアテ
ープが一連の操作の中で得られるので、スティフナー等
をあらためて張り付ける必要がなく、簡便に十分な強度
と平面性を有するキャリアテープが得られる。このた
め、本発明のキャリアテープを用いて作製した半導体装
置を回路基板に実装する際に熱によるオープン不良を未
然に防止できる等の効果がある。
ープが一連の操作の中で得られるので、スティフナー等
をあらためて張り付ける必要がなく、簡便に十分な強度
と平面性を有するキャリアテープが得られる。このた
め、本発明のキャリアテープを用いて作製した半導体装
置を回路基板に実装する際に熱によるオープン不良を未
然に防止できる等の効果がある。
【００３１】また、本発明のキャリアテープフィルムは
長尺のリール トウ リール対応可能になっているの
で、半導体チップの搭載に際しては個々のキャリアテー
プをホルダ等で保持して搬送する必要がなく、リードフ
レームと同様な組立ができ、従来の組立装置が使えると
いう利点がある。
長尺のリール トウ リール対応可能になっているの
で、半導体チップの搭載に際しては個々のキャリアテー
プをホルダ等で保持して搬送する必要がなく、リードフ
レームと同様な組立ができ、従来の組立装置が使えると
いう利点がある。
【図１】従来のキャリアテープを用いたテープＢＧＡの
断面図である。
断面図である。
【図２】本発明の補強部付キャリアテープの断面図であ
る。
る。
【図３】本発明の補強部付テープＢＧＡの断面図であ
る。
る。
１−−−絶縁層 ２−−−配線部 ３−−−電極パッド部 ４−−−第２の絶縁層 ５−−−ビアホール ６−−−半導体チップ ７−−−ボンディングワイヤ ８−−−封止樹脂 ９−−−半田ボール 10−−−額縁状補強部
Claims (5)
- 【請求項１】 テープＢＧＡやテープＣＳＰなどを製
造するために用いるＴＡＢテープ等の絶縁性フィルムを
基材として用いるキャリアテープであり、絶縁性フィル
ムと少なくとも２層以上の金属層とから構成されるテー
プの一つの金属層より額縁状補強部が形成され、他の金
属層より配線部が形成され、額縁状補強部の内側領域に
絶縁フィルム側より開孔されたビアホールが設けられ、
額縁状補強部がリードフレーム並みの強度を持つ厚みを
有し、金属層と絶縁層とが接着材を介さずに構成された
ことを特徴とする補強部付キャリアテープ。 - 【請求項２】 最外層の配線層の電極パッド部位以外
の少なくとも配線部に絶縁層が設けられた請求項１記載
のキャリアテープ。 - 【請求項３】 金属層材料が銅であり、補強部の厚さ
が１５〜１００μｍである請求項１または２記載のキャ
リアテープ。 - 【請求項４】 請求項１〜３のいずれかに記載された
キャリアテープが連続的に構成された長尺状のキャリア
テープフィルム。 - 【請求項５】 請求項１〜３のいずれかに記載された
キャリアテープを用いて構成された半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22186498A JP2000058701A (ja) | 1998-08-05 | 1998-08-05 | 補強部付キャリアテープおよびこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22186498A JP2000058701A (ja) | 1998-08-05 | 1998-08-05 | 補強部付キャリアテープおよびこれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000058701A true JP2000058701A (ja) | 2000-02-25 |
Family
ID=16773390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22186498A Pending JP2000058701A (ja) | 1998-08-05 | 1998-08-05 | 補強部付キャリアテープおよびこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000058701A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6841862B2 (en) | 2000-06-30 | 2005-01-11 | Nec Corporation | Semiconductor package board using a metal base |
| KR100651788B1 (ko) * | 2000-04-25 | 2006-11-30 | 삼성테크윈 주식회사 | Ｔｂｇａ 반도체 팩키지 제조 방법 |
| US7474538B2 (en) | 2002-05-27 | 2009-01-06 | Nec Corporation | Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package |
| US7674989B2 (en) | 2005-06-17 | 2010-03-09 | Nec Electronics Corporation | Wiring board and method for manufacturing the same |
| KR101130608B1 (ko) * | 2010-02-18 | 2012-04-02 | 정인원 | 반도체 패키지 및 그 제조방법 |
-
1998
- 1998-08-05 JP JP22186498A patent/JP2000058701A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100651788B1 (ko) * | 2000-04-25 | 2006-11-30 | 삼성테크윈 주식회사 | Ｔｂｇａ 반도체 팩키지 제조 방법 |
| US6841862B2 (en) | 2000-06-30 | 2005-01-11 | Nec Corporation | Semiconductor package board using a metal base |
| US7585699B2 (en) | 2000-06-30 | 2009-09-08 | Nec Corporation | Semiconductor package board using a metal base |
| US7696007B2 (en) | 2000-06-30 | 2010-04-13 | Nec Corporation | Semiconductor package board using a metal base |
| US7474538B2 (en) | 2002-05-27 | 2009-01-06 | Nec Corporation | Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package |
| US7674989B2 (en) | 2005-06-17 | 2010-03-09 | Nec Electronics Corporation | Wiring board and method for manufacturing the same |
| KR101130608B1 (ko) * | 2010-02-18 | 2012-04-02 | 정인원 | 반도체 패키지 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2916915B2 (ja) | ボールグリッドアレイ半導体パッケージの製造方法 | |
| JP4862848B2 (ja) | 半導体パッケージの製造方法 | |
| US5859471A (en) | Semiconductor device having tab tape lead frame with reinforced outer leads | |
| JP3588801B2 (ja) | 半導体装置の製造方法 | |
| JP2002151626A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6326233B1 (en) | Semiconductor device, method of fabricating the same and electronic apparatus | |
| KR0156622B1 (ko) | 반도체 패키지,리드프레임 및 제조방법 | |
| JP2003059979A (ja) | 電子部品実装用積層フィルム及び電子部品実装用フィルムキャリアテープ | |
| JP4029910B2 (ja) | 半導体パッケ−ジの製造法及び半導体パッケ−ジ | |
| JP2006294832A (ja) | 半導体装置の製造方法 | |
| JPH10256417A (ja) | 半導体パッケージの製造方法 | |
| JP2000058701A (ja) | 補強部付キャリアテープおよびこれを用いた半導体装置 | |
| KR100658120B1 (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| JP2003023243A (ja) | 配線基板 | |
| JP3915226B2 (ja) | 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ | |
| JPH10144735A (ja) | 補強板付きテープキャリアおよびその製造方法 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JP2700253B2 (ja) | 電子部品装置 | |
| JP3610802B2 (ja) | 半導体パッケージ用中間製品の梱包方法 | |
| JP3606275B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP3271500B2 (ja) | 半導体装置 | |
| US6278183B1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH01135050A (ja) | 半導体装置 | |
| JPH11274348A (ja) | 補強板付きテープ、補強板付きテープキャリアおよびこれらを用いた半導体装置 | |
| JP2003078098A (ja) | 複合リードフレーム及びその製造方法 |