JP2771203B2 - 集積回路実装用テープ - Google Patents
集積回路実装用テープInfo
- Publication number
- JP2771203B2 JP2771203B2 JP63333762A JP33376288A JP2771203B2 JP 2771203 B2 JP2771203 B2 JP 2771203B2 JP 63333762 A JP63333762 A JP 63333762A JP 33376288 A JP33376288 A JP 33376288A JP 2771203 B2 JP2771203 B2 JP 2771203B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit mounting
- lead frame
- bonding
- mounting tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01088—Radium [Ra]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体チップにリードフレームを装着するた
めのTAB(Tape Automated Bonding)に使用される集積
回路実装用テープに関し、特に超多端子の半導体チップ
のボンディングに好適の集積回路実装用テープに関す
る。
めのTAB(Tape Automated Bonding)に使用される集積
回路実装用テープに関し、特に超多端子の半導体チップ
のボンディングに好適の集積回路実装用テープに関す
る。
[従来の技術] 第6図は従来の集積回路実装用テープを示す平面図、
第7図は第6図のVII−VII線による断面図である。
第7図は第6図のVII−VII線による断面図である。
集積回路実装用テープはポリイミドフィルム5をテー
プ状に成形したものである。そして、その幅方向の両側
縁部にはその長手方向に沿ってスプロケットホール7が
所定のピッチで設けられている。また、幅方向の中央部
には複数個のデバイスホール26が矩形に開口されてい
る。このデバイスホール26をポリイミドフィルム5の長
手方向に適長間隔をおいて設けられている。
プ状に成形したものである。そして、その幅方向の両側
縁部にはその長手方向に沿ってスプロケットホール7が
所定のピッチで設けられている。また、幅方向の中央部
には複数個のデバイスホール26が矩形に開口されてい
る。このデバイスホール26をポリイミドフィルム5の長
手方向に適長間隔をおいて設けられている。
デバイスホール26の周縁部にはポリイミドフィルム5
が露出しており、またポリイミドフィルム5上には枠状
のめっき配線28が形成されている。そして、複数本のリ
ードフレーム23が、このめっき配線28からデバイスホー
ル26の内側に延出して形成されている。
が露出しており、またポリイミドフィルム5上には枠状
のめっき配線28が形成されている。そして、複数本のリ
ードフレーム23が、このめっき配線28からデバイスホー
ル26の内側に延出して形成されている。
従来の集積回路実装用テープは上述の如く構成されて
おり、半導体チップ1はデバイスホール26の中央に配置
される。この半導体チップ1の上面周縁部には複数個の
バンプ2が形成されており、この複数個のバンプ2はそ
のバンプ2と整合する位置にある各リードフレーム23と
ボンディングツールにより熱圧着されて接続される。
おり、半導体チップ1はデバイスホール26の中央に配置
される。この半導体チップ1の上面周縁部には複数個の
バンプ2が形成されており、この複数個のバンプ2はそ
のバンプ2と整合する位置にある各リードフレーム23と
ボンディングツールにより熱圧着されて接続される。
[発明が解決しようとする課題] しかしながら、バンプ2の数が極めて多い半導体チッ
プ1をインナーリードボンディングする場合、従来の集
積回路実装用テープでは放熱効率が悪いため不都合が発
生することがある。即ち、従来の集積回路実装用テープ
では、ボンディングツールからリードフレーム23の先端
部に伝達された熱を放散する金属部分はめっき配線28及
びリードフレーム23のみであるので、放熱効率が悪い。
このため、リードフレーム23の数が極めて多い超多端子
の集積回路実装用テープを使用してインナーリードボン
ディングを行うときに、リードフレーム23の熱膨張並び
にポリイミドフィルム5の変形及び収縮が発生してリー
ドフレーム23のリード間ピッチが変化してしまうという
欠点がある。これにより、後工程で、この半導体チップ
1を基板に実装するために行うアウターリードボンディ
ングが正常に行えず、ボンディング不良が発生するとい
う問題点がある。
プ1をインナーリードボンディングする場合、従来の集
積回路実装用テープでは放熱効率が悪いため不都合が発
生することがある。即ち、従来の集積回路実装用テープ
では、ボンディングツールからリードフレーム23の先端
部に伝達された熱を放散する金属部分はめっき配線28及
びリードフレーム23のみであるので、放熱効率が悪い。
このため、リードフレーム23の数が極めて多い超多端子
の集積回路実装用テープを使用してインナーリードボン
ディングを行うときに、リードフレーム23の熱膨張並び
にポリイミドフィルム5の変形及び収縮が発生してリー
ドフレーム23のリード間ピッチが変化してしまうという
欠点がある。これにより、後工程で、この半導体チップ
1を基板に実装するために行うアウターリードボンディ
ングが正常に行えず、ボンディング不良が発生するとい
う問題点がある。
本発明はかかる問題点に鑑みてなされたものであっ
て、放熱効率が優れており、ボンディング不良を回避で
きる集積回路実装用テープを提供することを目的とす
る。
て、放熱効率が優れており、ボンディング不良を回避で
きる集積回路実装用テープを提供することを目的とす
る。
[課題を解決するための手段] 本発明に係る集積回路実装用テープは、デバイスホー
ルを有するテープ状樹脂フィルムと、前記デバイスホー
ルを囲むように設けられた導体配線と、前記導体配線か
ら前記デバイスホール内に向かって延びるリードフレー
ムとを有し、前記リードフレームの先端が半導体チップ
上の電極とボンディングされるものであり、前記導体配
線は前記デバイスホールの周縁まで延在することを特徴
とする。
ルを有するテープ状樹脂フィルムと、前記デバイスホー
ルを囲むように設けられた導体配線と、前記導体配線か
ら前記デバイスホール内に向かって延びるリードフレー
ムとを有し、前記リードフレームの先端が半導体チップ
上の電極とボンディングされるものであり、前記導体配
線は前記デバイスホールの周縁まで延在することを特徴
とする。
[作用] 本発明において、少なくともデバイスホールの周縁部
に放熱用金属板が設けられている。これにより、放熱特
性が良好になり、ボンディング時のリードフレーム先端
部の熱は速やかにこの放熱用金属板に伝達されて周囲に
放散されるため、リードフレームの熱膨張が回避でき
る。また、放熱特性が良好であるのに加えて樹脂フィル
ムがデバイスホールの周縁部に露出していないため、樹
脂フィルムの変形及び収縮も回避できる。従って、リー
ド間ピッチは常に所望の間隔に保持されるから、常に良
好なアウターリードボンディングを行うことができる。
に放熱用金属板が設けられている。これにより、放熱特
性が良好になり、ボンディング時のリードフレーム先端
部の熱は速やかにこの放熱用金属板に伝達されて周囲に
放散されるため、リードフレームの熱膨張が回避でき
る。また、放熱特性が良好であるのに加えて樹脂フィル
ムがデバイスホールの周縁部に露出していないため、樹
脂フィルムの変形及び収縮も回避できる。従って、リー
ド間ピッチは常に所望の間隔に保持されるから、常に良
好なアウターリードボンディングを行うことができる。
[実施例] 次に、本発明の実施例について添付の図面を参照して
説明する。
説明する。
第1図は本発明の第1の実施例を示す平面図、第2図
は第1図のII−II線による断面図である。
は第1図のII−II線による断面図である。
本実施例に係る集積回路実装用テープにおいては、従
来と同様に、ポリイミドフィルム5の幅方向の両側の縁
部にスプロケットホール7が所定のピッチで規則的に配
列されて形成されており、また、幅方向の中央部にはデ
バイスホール6が開口されている。そして、スプロケッ
トロール7が形成されている両側縁部の領域を除いたポ
リイミドフィルム5上には放熱用金属又は合金板である
銅板4が被着されている。この放熱用銅板4はデバイス
ホール6の周縁部を含む領域に形成されており、リード
フレーム3はこの放熱用銅板4からデバイスホール6内
へ延出して形成されている。この放熱用銅板4は、同じ
く銅板からパターン形成されためっき配線8と接続され
ている。
来と同様に、ポリイミドフィルム5の幅方向の両側の縁
部にスプロケットホール7が所定のピッチで規則的に配
列されて形成されており、また、幅方向の中央部にはデ
バイスホール6が開口されている。そして、スプロケッ
トロール7が形成されている両側縁部の領域を除いたポ
リイミドフィルム5上には放熱用金属又は合金板である
銅板4が被着されている。この放熱用銅板4はデバイス
ホール6の周縁部を含む領域に形成されており、リード
フレーム3はこの放熱用銅板4からデバイスホール6内
へ延出して形成されている。この放熱用銅板4は、同じ
く銅板からパターン形成されためっき配線8と接続され
ている。
本実施例に係る集積回路実装用テープは、ポリイミド
フィルム5にデバイスホール6及びスプロケットホール
7を打ち抜き、全面に銅箔を密着させた後、周知のエッ
チング技術及びめっき技術により所定の形状のリードフ
レーム3、放熱用銅板4及びめっき配線8を形成するこ
とにより得ることができる。
フィルム5にデバイスホール6及びスプロケットホール
7を打ち抜き、全面に銅箔を密着させた後、周知のエッ
チング技術及びめっき技術により所定の形状のリードフ
レーム3、放熱用銅板4及びめっき配線8を形成するこ
とにより得ることができる。
そして、従来と同様に、半導体チップ1に形成された
バンプ2とリードフレーム3とをボンディングツールに
よりインナーリードボンディングする。
バンプ2とリードフレーム3とをボンディングツールに
よりインナーリードボンディングする。
第3図(a)乃至(c)は、本実施例に係る集積回路
実装用テープを使用したインナーリードボンディング方
法を工程順に示す断面図である。
実装用テープを使用したインナーリードボンディング方
法を工程順に示す断面図である。
先ず、第3図(a)に示すように、ボンディングツー
ル9の凸部がバンプ2と整合する位置に半導体チップ1
を裁置する。そして、本実施例の集積回路実装用テープ
を各リードフレーム3が半導体チップ1の各バンプ2と
夫々整合するようにして配置する。リードフレーム3
は、上述の如くポリイミド5上の放熱用銅板4とデバイ
スホール6の周縁部で接続されている。
ル9の凸部がバンプ2と整合する位置に半導体チップ1
を裁置する。そして、本実施例の集積回路実装用テープ
を各リードフレーム3が半導体チップ1の各バンプ2と
夫々整合するようにして配置する。リードフレーム3
は、上述の如くポリイミド5上の放熱用銅板4とデバイ
スホール6の周縁部で接続されている。
次に、第3図(b)に示すように、ボンディングツー
ル9を下降させて、複数個のリードフレーム3と複数個
のバンプ2とを1:1に目合わせして同時に加熱圧着す
る。
ル9を下降させて、複数個のリードフレーム3と複数個
のバンプ2とを1:1に目合わせして同時に加熱圧着す
る。
次いで、第3図(c)に示すようにボンディングツー
ル9を半導体チップ1から離すことによりインナーリー
ドボンディングが終了する。
ル9を半導体チップ1から離すことによりインナーリー
ドボンディングが終了する。
本実施例において、インナーリードボンディング中に
ボンディングツール9からリードフレーム3の先端に供
給される熱は、リードフレーム3を介してデバイスホー
ル6の周囲に設けられた放熱用銅板4に伝達され、この
放熱用銅板4の表面から放熱される。このため、ボンデ
ィング時のリードフレーム3及びポリイミドフィルム5
の昇温が従来に比して極めて低い。従って、リードフレ
ーム3の熱膨張並びにポリイミドフィルム5の熱収縮及
び変形が回避される。これにより、インナーリードボン
ディング後のリード間ピッチは常に所定の間隔に保持さ
れる。
ボンディングツール9からリードフレーム3の先端に供
給される熱は、リードフレーム3を介してデバイスホー
ル6の周囲に設けられた放熱用銅板4に伝達され、この
放熱用銅板4の表面から放熱される。このため、ボンデ
ィング時のリードフレーム3及びポリイミドフィルム5
の昇温が従来に比して極めて低い。従って、リードフレ
ーム3の熱膨張並びにポリイミドフィルム5の熱収縮及
び変形が回避される。これにより、インナーリードボン
ディング後のリード間ピッチは常に所定の間隔に保持さ
れる。
第4図は本発明の第2の実施例を示す平面図、第5図
は第4図のV−V線による断面図である。
は第4図のV−V線による断面図である。
本実施例が第1の実施例と異なる点は放熱用金属又は
合金板である銅板14がリードフレーム3に比して厚さが
厚く形成されていることにあり、その他の構成は基本的
には第1の実施例と同様であるので、第4図及び第5図
において第1図及び第2図と同一物には同一符号を付し
てその詳しい説明は省略する。
合金板である銅板14がリードフレーム3に比して厚さが
厚く形成されていることにあり、その他の構成は基本的
には第1の実施例と同様であるので、第4図及び第5図
において第1図及び第2図と同一物には同一符号を付し
てその詳しい説明は省略する。
本実施例においては、上述の如く放熱用銅板14がリー
ドフレーム3及びめっき配線8に比して厚く形成されて
いる。これにより、第1の実施例に比して一層効率的に
リードフレーム3の熱を除去することが可能になり、放
熱特性が極めて優れている。
ドフレーム3及びめっき配線8に比して厚く形成されて
いる。これにより、第1の実施例に比して一層効率的に
リードフレーム3の熱を除去することが可能になり、放
熱特性が極めて優れている。
[発明の効果] 以上説明したように本発明によれば、少なくともデバ
イスホールの周縁部に放熱用金属又は合金板が設けられ
ているから、インナーリードボンディングの際にボンデ
ィングツールから伝達される熱に起因したリードフレー
ムの熱膨張並びに樹脂フィルムの熱収縮及び変形を防止
できる。これにより、リード間ピッチが所定の間隔に保
持されるため、常に、良好なアウターリードボンディン
グを行うことができるという効果を奏する。
イスホールの周縁部に放熱用金属又は合金板が設けられ
ているから、インナーリードボンディングの際にボンデ
ィングツールから伝達される熱に起因したリードフレー
ムの熱膨張並びに樹脂フィルムの熱収縮及び変形を防止
できる。これにより、リード間ピッチが所定の間隔に保
持されるため、常に、良好なアウターリードボンディン
グを行うことができるという効果を奏する。
第1図は本発明の第1の実施例を示す平面図、第2図は
第1図のII−II線における断面図、第3図(a)乃至
(c)は本発明の第1の実施例に係る実装用テープを使
用したインナーリードボンディング方法を工程順に示す
断面図、第4図は本発明の第2の実施例を示す平面図、
第5図は第4図のV−V線による断面図、第6図は従来
の集積回路実装用テープを示す平面図、第7図は第6図
のVII−VII線による断面図である。 1;半導体チップ、2;バンプ、3,13,23;リードフレーム、
4,14;放熱用銅板、5;ポリイミドフィルム、6,26;デバイ
スホール、7;スプロケットホール、8,28;めっき配線、
9;ボンディングツール
第1図のII−II線における断面図、第3図(a)乃至
(c)は本発明の第1の実施例に係る実装用テープを使
用したインナーリードボンディング方法を工程順に示す
断面図、第4図は本発明の第2の実施例を示す平面図、
第5図は第4図のV−V線による断面図、第6図は従来
の集積回路実装用テープを示す平面図、第7図は第6図
のVII−VII線による断面図である。 1;半導体チップ、2;バンプ、3,13,23;リードフレーム、
4,14;放熱用銅板、5;ポリイミドフィルム、6,26;デバイ
スホール、7;スプロケットホール、8,28;めっき配線、
9;ボンディングツール
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/60
Claims (1)
- 【請求項1】デバイスホールを有するテープ状樹脂フィ
ルムと、前記デバイスホールを囲むように設けられた導
体配線と、前記導体配線から前記デバイスホール内に向
かって延びるリードフレームとを有し、前記リードフレ
ームの先端が半導体チップ上の電極とボンディングされ
る集積回路実装用テープにおいて、前記導体配線は前記
デバイスホールの周縁まで延在することを特徴とする集
積回路実装用テープ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63333762A JP2771203B2 (ja) | 1988-12-27 | 1988-12-27 | 集積回路実装用テープ |
US07/457,580 US5095361A (en) | 1988-12-27 | 1989-12-27 | Tape-like carrier for mounting of integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63333762A JP2771203B2 (ja) | 1988-12-27 | 1988-12-27 | 集積回路実装用テープ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02177342A JPH02177342A (ja) | 1990-07-10 |
JP2771203B2 true JP2771203B2 (ja) | 1998-07-02 |
Family
ID=18269675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63333762A Expired - Lifetime JP2771203B2 (ja) | 1988-12-27 | 1988-12-27 | 集積回路実装用テープ |
Country Status (2)
Country | Link |
---|---|
US (1) | US5095361A (ja) |
JP (1) | JP2771203B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0380552A (ja) * | 1989-08-23 | 1991-04-05 | Nec Corp | 集積回路実装用テープ |
US5223516A (en) * | 1990-03-22 | 1993-06-29 | E. R. Squibb & Sons, Inc. | 3,3,3-trifluoro-2-mercaptomethyl-N-tetrazolyl substituted propanamides and method of using same |
US5308797A (en) * | 1992-11-24 | 1994-05-03 | Texas Instruments Incorporated | Leads for semiconductor chip assembly and method |
US5474958A (en) * | 1993-05-04 | 1995-12-12 | Motorola, Inc. | Method for making semiconductor device having no die supporting surface |
KR970002140B1 (ko) * | 1993-12-27 | 1997-02-24 | 엘지반도체 주식회사 | 반도체 소자, 패키지 방법, 및 리드테이프 |
US6190529B1 (en) * | 1999-04-19 | 2001-02-20 | Advanced Semiconductor Engineering Inc. | Method for plating gold to bond leads on a semiconductor substrate |
US20040108580A1 (en) * | 2002-12-09 | 2004-06-10 | Advanpack Solutions Pte. Ltd. | Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture |
JP3638276B2 (ja) * | 2002-12-24 | 2005-04-13 | 三井金属鉱業株式会社 | 電子部品実装用フィルムキャリアテープ |
US7030472B2 (en) * | 2004-04-01 | 2006-04-18 | Agere Systems Inc. | Integrated circuit device having flexible leadframe |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6029228B2 (ja) * | 1978-02-22 | 1985-07-09 | 株式会社日立製作所 | 半導体素子接続用テ−プ |
JPS6029218B2 (ja) * | 1978-02-24 | 1985-07-09 | 株式会社日立製作所 | キャリアテ−プを用いた半導体装置 |
JPS5826828B2 (ja) * | 1978-04-26 | 1983-06-06 | 新光電気工業株式会社 | テ−プキヤリアの製造方法 |
US4234666A (en) * | 1978-07-26 | 1980-11-18 | Western Electric Company, Inc. | Carrier tapes for semiconductor devices |
US4308339A (en) * | 1980-02-07 | 1981-12-29 | Westinghouse Electric Corp. | Method for manufacturing tape including lead frames |
JPS595982Y2 (ja) * | 1980-12-01 | 1984-02-23 | 日本電気株式会社 | 半導体装置 |
US4459607A (en) * | 1981-06-18 | 1984-07-10 | Burroughs Corporation | Tape automated wire bonded integrated circuit chip assembly |
US4396457A (en) * | 1982-03-17 | 1983-08-02 | E. I. Du Pont De Nemours And Company | Method of making bumped-beam tape |
US4736520A (en) * | 1983-11-04 | 1988-04-12 | Control Data Corporation | Process for assembling integrated circuit packages |
US4736236A (en) * | 1984-03-08 | 1988-04-05 | Olin Corporation | Tape bonding material and structure for electronic circuit fabrication |
US4772936A (en) * | 1984-09-24 | 1988-09-20 | United Technologies Corporation | Pretestable double-sided tab design |
GB2178231A (en) * | 1985-07-22 | 1987-02-04 | Quick Turnaround Logic Limited | Tape automatic bonding or circuitry to an electrical component |
US4689875A (en) * | 1986-02-13 | 1987-09-01 | Vtc Incorporated | Integrated circuit packaging process |
US4721992A (en) * | 1986-06-26 | 1988-01-26 | National Semiconductor Corporation | Hinge tape |
JPS63296345A (ja) * | 1987-05-28 | 1988-12-02 | Canon Inc | フイルムキヤリア |
US4801999A (en) * | 1987-07-15 | 1989-01-31 | Advanced Micro Devices, Inc. | Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers |
US4947235A (en) * | 1989-02-21 | 1990-08-07 | Delco Electronics Corporation | Integrated circuit shield |
-
1988
- 1988-12-27 JP JP63333762A patent/JP2771203B2/ja not_active Expired - Lifetime
-
1989
- 1989-12-27 US US07/457,580 patent/US5095361A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5095361A (en) | 1992-03-10 |
JPH02177342A (ja) | 1990-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2792532B2 (ja) | 半導体装置の製造方法及び半導体ウエハー | |
JP3526788B2 (ja) | 半導体装置の製造方法 | |
JP2967697B2 (ja) | リードフレームの製造方法と半導体装置の製造方法 | |
US6710437B2 (en) | Semiconductor device having a chip-size package | |
JP3238004B2 (ja) | 半導体装置の製造方法 | |
JP2771203B2 (ja) | 集積回路実装用テープ | |
KR0156622B1 (ko) | 반도체 패키지,리드프레임 및 제조방법 | |
JPH07326644A (ja) | テープキャリアおよびこれを用いた半導体デバイス の実装構造 | |
US5311056A (en) | Semiconductor device having a bi-level leadframe | |
JP3420706B2 (ja) | 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法 | |
JP2740977B2 (ja) | 半導体装置 | |
JP3827978B2 (ja) | 半導体装置の製造方法 | |
JP3196758B2 (ja) | リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法 | |
JP3398556B2 (ja) | 半導体装置の製造方法 | |
JP3271500B2 (ja) | 半導体装置 | |
JP3284853B2 (ja) | 半導体装置及びその製造方法 | |
JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
JP2968704B2 (ja) | 半導体装置 | |
JP4115556B2 (ja) | 半導体パッケージの製造方法 | |
JP2663789B2 (ja) | バンプ付きキャリアテープの製造方法 | |
JP2861984B2 (ja) | 半導体装置、および該半導体装置の製造方法 | |
JP3383597B2 (ja) | 半導体装置の製造方法 | |
JPS59152656A (ja) | 半導体装置 | |
JP3258298B2 (ja) | 半導体装置用放熱板の製造方法 | |
JP2834821B2 (ja) | 電子部品搭載用基板 |