JPH02177342A - 集積回路実装用テープ - Google Patents
集積回路実装用テープInfo
- Publication number
- JPH02177342A JPH02177342A JP63333762A JP33376288A JPH02177342A JP H02177342 A JPH02177342 A JP H02177342A JP 63333762 A JP63333762 A JP 63333762A JP 33376288 A JP33376288 A JP 33376288A JP H02177342 A JPH02177342 A JP H02177342A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- bonding
- tape
- copper plate
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 230000017525 heat dissipation Effects 0.000 claims description 16
- 239000000956 alloy Substances 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052802 copper Inorganic materials 0.000 abstract description 14
- 239000010949 copper Substances 0.000 abstract description 14
- 229920001721 polyimide Polymers 0.000 abstract description 13
- 239000004065 semiconductor Substances 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 5
- 238000007747 plating Methods 0.000 abstract description 3
- 239000011889 copper foil Substances 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract description 2
- 238000004080 punching Methods 0.000 abstract description 2
- 238000001816 cooling Methods 0.000 abstract 2
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000008602 contraction Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01088—Radium [Ra]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は半導体チップにリードフレームを装着するため
のT A B (Tape Automated Bo
nding)に使用される集積回路実装用テープに関し
、特に超多端子の半導体チップのボンディングに好適の
集積回路実装用テープに関する。
のT A B (Tape Automated Bo
nding)に使用される集積回路実装用テープに関し
、特に超多端子の半導体チップのボンディングに好適の
集積回路実装用テープに関する。
[従来の技術]
第6図は従来の集積回路実装用テープを示す平面図、第
7図は第6図の■−■線による断面図である。
7図は第6図の■−■線による断面図である。
集積回路実装用テープはポリイミドフィルム5をテープ
状に成形したものである。そして、その幅方向の両側縁
部にはその長手方向に沿ってスプロケットホール7が所
定のピッチで設けられている。また、幅方向の中央部に
は複数個のデバイスホール26が矩形に開口されている
。このデバイスポール26もポリイミドフィルム5の長
毛方向に適長間隔をおいて設けられている。
状に成形したものである。そして、その幅方向の両側縁
部にはその長手方向に沿ってスプロケットホール7が所
定のピッチで設けられている。また、幅方向の中央部に
は複数個のデバイスホール26が矩形に開口されている
。このデバイスポール26もポリイミドフィルム5の長
毛方向に適長間隔をおいて設けられている。
デバイスホール26の周縁部にはポリイミドフィルム5
が露出しており、またポリイミドフィルム5上には枠状
のめっき配線28が形成されている。そして、複数本の
リードフレーム23が、このめっき配線28からデバイ
スホール26の内側に延出して形成されている。
が露出しており、またポリイミドフィルム5上には枠状
のめっき配線28が形成されている。そして、複数本の
リードフレーム23が、このめっき配線28からデバイ
スホール26の内側に延出して形成されている。
従来の集積回路実装用テープは上述の如く構成されてお
り、半導体チップ1はデバイスホール26の中央に配置
される。この半導体チップ1の上面周縁部には複数個の
バンブ2が形成されており、この複数個のバンブ2はそ
のバンブ2と整合する位置にある各リードフレーム23
とボンディングツールにより熱圧着されて接続される。
り、半導体チップ1はデバイスホール26の中央に配置
される。この半導体チップ1の上面周縁部には複数個の
バンブ2が形成されており、この複数個のバンブ2はそ
のバンブ2と整合する位置にある各リードフレーム23
とボンディングツールにより熱圧着されて接続される。
[発明が解決しようとする課題]
しかしながら、バンプ2の数が極めて多い半導体チップ
1をインナーリードボンディングする場斤、従来の集績
回路実装用テープでは放熱効率が悪いため不都合が発生
することがある。即ち、従来の集積回路実装用テープで
は、ボンディングツールからリードフレーム23の先端
部に伝達された熱を放散する金属部分はめっき配線28
及びリードフレーム23のみであるので、放熱効率が悪
い、このため、リードフレーム23の数が極めて多い超
多端子の集積回路実装用テープを使用してインナーリー
ドボンディングを行うときに、リードフレーム23の熱
膨張並びにポリイミドフィルム5の変形及び収縮が発生
してリードフレーム23のリード間ピッチが変化してし
まうという欠点がある。これにより、後工程で、この半
導体チップ1を基板に実装するために行うアウターリー
ドボンディングが正常に行えず、ボンディング不良が発
生するという問題点がある。
1をインナーリードボンディングする場斤、従来の集績
回路実装用テープでは放熱効率が悪いため不都合が発生
することがある。即ち、従来の集積回路実装用テープで
は、ボンディングツールからリードフレーム23の先端
部に伝達された熱を放散する金属部分はめっき配線28
及びリードフレーム23のみであるので、放熱効率が悪
い、このため、リードフレーム23の数が極めて多い超
多端子の集積回路実装用テープを使用してインナーリー
ドボンディングを行うときに、リードフレーム23の熱
膨張並びにポリイミドフィルム5の変形及び収縮が発生
してリードフレーム23のリード間ピッチが変化してし
まうという欠点がある。これにより、後工程で、この半
導体チップ1を基板に実装するために行うアウターリー
ドボンディングが正常に行えず、ボンディング不良が発
生するという問題点がある。
本発明はかかる問題点に鑑みてなされたものであって、
放熱効率が優れており、ボンディング不良を回避できる
集績回路実装用テープを提供することを目的とする。
放熱効率が優れており、ボンディング不良を回避できる
集績回路実装用テープを提供することを目的とする。
[課題を解決するための手段]
本発明に係る集積回路実装用テープは、テープ状の樹脂
フィルムに開口されたデバイスホールと、前記デバイス
ホールの内側に延出したリードフレームと、少なくとも
前記デバイスホールの周縁部に設けられた放熱用金属又
は合金板とを存することを特徴とする。
フィルムに開口されたデバイスホールと、前記デバイス
ホールの内側に延出したリードフレームと、少なくとも
前記デバイスホールの周縁部に設けられた放熱用金属又
は合金板とを存することを特徴とする。
[作用]
本発明においては、少なくともデバイスホールの周縁部
に放熱用金属板が設けられている。これにより、放熱特
性が良好になり、ボンディング時のリードフレーム先端
部の熱は速やかにこの放熱用金属板に伝達されて周囲に
放散されるため、リードフレームの熱膨張が回避できる
。また、放熱特性が良好であるのに加えて樹脂フィルム
がデバイスホールの周縁部に露出していないため、樹脂
フィルムの変形及び収縮も回避できる。従って、リード
間ピッチは常に所望の間隔に保持されるから、常に良好
なアウターリードボンディングを行うことができる。
に放熱用金属板が設けられている。これにより、放熱特
性が良好になり、ボンディング時のリードフレーム先端
部の熱は速やかにこの放熱用金属板に伝達されて周囲に
放散されるため、リードフレームの熱膨張が回避できる
。また、放熱特性が良好であるのに加えて樹脂フィルム
がデバイスホールの周縁部に露出していないため、樹脂
フィルムの変形及び収縮も回避できる。従って、リード
間ピッチは常に所望の間隔に保持されるから、常に良好
なアウターリードボンディングを行うことができる。
[実施例]
次に、本発明の実施例について添付の図面を参照して説
明する。
明する。
第1図は本発明の第1の実施例を示す平面図、第2図は
第1図の■−■線による断面図である。
第1図の■−■線による断面図である。
本実施例に係る集積回路実装用テープにおいては、従来
と同様に、ポリイミドフィルム5の幅方向の両側の縁部
にスプロケットポール7が所定のピッチで規則的に配列
されて形成されており、また、幅方向の中央部にはデバ
イスホール6が開口されている。そして、スプロケット
ホール7が形成されている両側縁部の領域を除いたポリ
イミドフィルム5上には放熱用金属又は合金板である銅
板4が被着されている。この放熱用銅板4はデバイスホ
ール6の周縁部を含む領域に形成されており、リードフ
レーム3はこの放熱用鋼板4からデバイスホール6内へ
延出して形成されている。この放熱用銅板4は、同じく
銅板からパターン形成されためっき配線8と接続されて
いる。
と同様に、ポリイミドフィルム5の幅方向の両側の縁部
にスプロケットポール7が所定のピッチで規則的に配列
されて形成されており、また、幅方向の中央部にはデバ
イスホール6が開口されている。そして、スプロケット
ホール7が形成されている両側縁部の領域を除いたポリ
イミドフィルム5上には放熱用金属又は合金板である銅
板4が被着されている。この放熱用銅板4はデバイスホ
ール6の周縁部を含む領域に形成されており、リードフ
レーム3はこの放熱用鋼板4からデバイスホール6内へ
延出して形成されている。この放熱用銅板4は、同じく
銅板からパターン形成されためっき配線8と接続されて
いる。
本実施例に係る集積回路実装用テープは、ポリイミドフ
ィルム5にデバイスホール6及びスブロケッl−ホール
7を打ち抜き、全面に銅箔を密着させた後、周知のエツ
チング技術及びめっき技術により所定の形状のリードフ
レーム3、放熱用銅板4及びめっき配線8を形成するこ
とにより得ることができる。
ィルム5にデバイスホール6及びスブロケッl−ホール
7を打ち抜き、全面に銅箔を密着させた後、周知のエツ
チング技術及びめっき技術により所定の形状のリードフ
レーム3、放熱用銅板4及びめっき配線8を形成するこ
とにより得ることができる。
そして、従来と同様に、半導体チップ]に形成されたバ
ンプ2とリードフレーム3とをボンディングツールによ
りインナーリードボンディングする。
ンプ2とリードフレーム3とをボンディングツールによ
りインナーリードボンディングする。
第3図(a)乃至(C)は、本実施例に係る集積回路実
装用テープを使用したインナーリードボンディング方法
を工程順に示す断面図である。
装用テープを使用したインナーリードボンディング方法
を工程順に示す断面図である。
先ず、第3図(a)に示すように、ボンディングツール
9の凸部がバンプ2と整合する位置に半導体チップ1を
裁置する。そして、本実施例の集積回路実装用テープを
各リードフレーム3が半導体チップ1の各バンブ2と夫
々整合するようにして配置する。リードフレーム3は、
上述の如くポリイミド5]二の放熱用銅板4とデバイス
ホール6の周縁部で接続されている。
9の凸部がバンプ2と整合する位置に半導体チップ1を
裁置する。そして、本実施例の集積回路実装用テープを
各リードフレーム3が半導体チップ1の各バンブ2と夫
々整合するようにして配置する。リードフレーム3は、
上述の如くポリイミド5]二の放熱用銅板4とデバイス
ホール6の周縁部で接続されている。
次に、第3図(b)に示すように、ボンディングツール
9を下降させて、複数個のリードフレーム3と複数個の
バンブ2とを1:1に目合わせして同時に加熱圧着する
。
9を下降させて、複数個のリードフレーム3と複数個の
バンブ2とを1:1に目合わせして同時に加熱圧着する
。
次いで、第3図(e)に示すようにボンディングツール
9を半導体チップ1から離すことによりインナーリード
ボンディングが終了する。
9を半導体チップ1から離すことによりインナーリード
ボンディングが終了する。
本実施例において、インナーリードボンディング中にボ
ンディングツール9からリードフレーム3の先端に供給
される熱は、リードフレーム3を介してデバイスホール
6の周囲に設けられた放熱用銅板4に伝達され、この放
熱用銅板4の表面かj5放熱される。このため、ボンデ
ィング時のリードフレーム3及びポリイミドフィルム5
の昇温が従来に比して極めて低い、従って、リードフレ
ーム3の熱膨張並びにポリイミドフィルム5の熱収縮及
び変形が回避される。これにより、インナーリードボン
ディング後のリード間ピッチは常に所定の間隔に保持さ
れる。
ンディングツール9からリードフレーム3の先端に供給
される熱は、リードフレーム3を介してデバイスホール
6の周囲に設けられた放熱用銅板4に伝達され、この放
熱用銅板4の表面かj5放熱される。このため、ボンデ
ィング時のリードフレーム3及びポリイミドフィルム5
の昇温が従来に比して極めて低い、従って、リードフレ
ーム3の熱膨張並びにポリイミドフィルム5の熱収縮及
び変形が回避される。これにより、インナーリードボン
ディング後のリード間ピッチは常に所定の間隔に保持さ
れる。
第4図は本発明の第2の実施例を示す平面図、第5図は
第4図のv−■線による断面図である。
第4図のv−■線による断面図である。
本実施例が第1の実施例と異なる点は放熱用金属又は合
金板である銅板14がリードフレーム3に比して厚さが
厚く形成されていることにあり、その他の構成は基本的
には第1の実施例と同様であるので、第4図及び第5図
において第1図及び第2図と同一物には同一符号を付し
てその詳しい説明は省略する。
金板である銅板14がリードフレーム3に比して厚さが
厚く形成されていることにあり、その他の構成は基本的
には第1の実施例と同様であるので、第4図及び第5図
において第1図及び第2図と同一物には同一符号を付し
てその詳しい説明は省略する。
本実施例においては、上述の如く放熱用銅板14がリー
ドフレーム3及びめっき配線8に比して厚く形成されて
いる。これにより、第1の実施例に比して一層効率的に
リードフレーム3の熱を除去することが可能になり、放
熱特性が極めて優れている。
ドフレーム3及びめっき配線8に比して厚く形成されて
いる。これにより、第1の実施例に比して一層効率的に
リードフレーム3の熱を除去することが可能になり、放
熱特性が極めて優れている。
[発明の効果]
以」−説明したように本発明によれば、少なくともデバ
イスポールの周縁部に放熱用金居又は合金板が設けられ
ているから、インナーリードボンディングの際にボンデ
ィングツールから伝達される熱に起因したリードフレー
ムの熱膨張並びに樹脂フィルムの熱収縮及び変形を防止
できる。これにより、リード間ピッチが所定の間隔に保
持されるため、常に、良好なアウターリードボンディン
グ3行うことができるという効果を奏する。
イスポールの周縁部に放熱用金居又は合金板が設けられ
ているから、インナーリードボンディングの際にボンデ
ィングツールから伝達される熱に起因したリードフレー
ムの熱膨張並びに樹脂フィルムの熱収縮及び変形を防止
できる。これにより、リード間ピッチが所定の間隔に保
持されるため、常に、良好なアウターリードボンディン
グ3行うことができるという効果を奏する。
第1図は本発明の第1の実施例を示す平面図、第2図は
第1図の■−■線における断面図、第3図(a)乃至(
c)は本発明の第1の実施例に係る実装用テープを使用
したインナーリードボンディング方法を工程順に示す断
面図、第4図は本発明の第2の実施例を示す平面図、第
5図は第4図のv−V線による断面図、第6図は従来の
集積回路実装用テープを示す平面図、第7図は第6図の
■−■線による断面図である。 1;半導体チップ、2;バンブ、3,13,23;リー
ドフレーム、4.14;放熱用銅板、5;ポリイミドフ
ィルム、6.26+デバイスポール、7;スプロケット
ホール、8.28;めっき配線、9;ボンディングツー
ル
第1図の■−■線における断面図、第3図(a)乃至(
c)は本発明の第1の実施例に係る実装用テープを使用
したインナーリードボンディング方法を工程順に示す断
面図、第4図は本発明の第2の実施例を示す平面図、第
5図は第4図のv−V線による断面図、第6図は従来の
集積回路実装用テープを示す平面図、第7図は第6図の
■−■線による断面図である。 1;半導体チップ、2;バンブ、3,13,23;リー
ドフレーム、4.14;放熱用銅板、5;ポリイミドフ
ィルム、6.26+デバイスポール、7;スプロケット
ホール、8.28;めっき配線、9;ボンディングツー
ル
Claims (1)
- (1)テープ状の樹脂フィルムに開口されたデバイスホ
ールと、前記デバイスホールの内側に延出したリードフ
レームと、少なくとも前記デバイスホールの周縁部に設
けられた放熱用金属又は合金板とを有することを特徴と
する集積回路実装用テープ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63333762A JP2771203B2 (ja) | 1988-12-27 | 1988-12-27 | 集積回路実装用テープ |
US07/457,580 US5095361A (en) | 1988-12-27 | 1989-12-27 | Tape-like carrier for mounting of integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63333762A JP2771203B2 (ja) | 1988-12-27 | 1988-12-27 | 集積回路実装用テープ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02177342A true JPH02177342A (ja) | 1990-07-10 |
JP2771203B2 JP2771203B2 (ja) | 1998-07-02 |
Family
ID=18269675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63333762A Expired - Lifetime JP2771203B2 (ja) | 1988-12-27 | 1988-12-27 | 集積回路実装用テープ |
Country Status (2)
Country | Link |
---|---|
US (1) | US5095361A (ja) |
JP (1) | JP2771203B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0380552A (ja) * | 1989-08-23 | 1991-04-05 | Nec Corp | 集積回路実装用テープ |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5223516A (en) * | 1990-03-22 | 1993-06-29 | E. R. Squibb & Sons, Inc. | 3,3,3-trifluoro-2-mercaptomethyl-N-tetrazolyl substituted propanamides and method of using same |
US5308797A (en) * | 1992-11-24 | 1994-05-03 | Texas Instruments Incorporated | Leads for semiconductor chip assembly and method |
US5474958A (en) * | 1993-05-04 | 1995-12-12 | Motorola, Inc. | Method for making semiconductor device having no die supporting surface |
KR970002140B1 (ko) * | 1993-12-27 | 1997-02-24 | 엘지반도체 주식회사 | 반도체 소자, 패키지 방법, 및 리드테이프 |
US6190529B1 (en) * | 1999-04-19 | 2001-02-20 | Advanced Semiconductor Engineering Inc. | Method for plating gold to bond leads on a semiconductor substrate |
US20040108580A1 (en) * | 2002-12-09 | 2004-06-10 | Advanpack Solutions Pte. Ltd. | Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture |
JP3638276B2 (ja) * | 2002-12-24 | 2005-04-13 | 三井金属鉱業株式会社 | 電子部品実装用フィルムキャリアテープ |
US7030472B2 (en) * | 2004-04-01 | 2006-04-18 | Agere Systems Inc. | Integrated circuit device having flexible leadframe |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56137458U (ja) * | 1980-12-01 | 1981-10-17 | ||
JPS63296345A (ja) * | 1987-05-28 | 1988-12-02 | Canon Inc | フイルムキヤリア |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6029228B2 (ja) * | 1978-02-22 | 1985-07-09 | 株式会社日立製作所 | 半導体素子接続用テ−プ |
JPS6029218B2 (ja) * | 1978-02-24 | 1985-07-09 | 株式会社日立製作所 | キャリアテ−プを用いた半導体装置 |
JPS5826828B2 (ja) * | 1978-04-26 | 1983-06-06 | 新光電気工業株式会社 | テ−プキヤリアの製造方法 |
US4234666A (en) * | 1978-07-26 | 1980-11-18 | Western Electric Company, Inc. | Carrier tapes for semiconductor devices |
US4308339A (en) * | 1980-02-07 | 1981-12-29 | Westinghouse Electric Corp. | Method for manufacturing tape including lead frames |
US4459607A (en) * | 1981-06-18 | 1984-07-10 | Burroughs Corporation | Tape automated wire bonded integrated circuit chip assembly |
US4396457A (en) * | 1982-03-17 | 1983-08-02 | E. I. Du Pont De Nemours And Company | Method of making bumped-beam tape |
US4736520A (en) * | 1983-11-04 | 1988-04-12 | Control Data Corporation | Process for assembling integrated circuit packages |
US4736236A (en) * | 1984-03-08 | 1988-04-05 | Olin Corporation | Tape bonding material and structure for electronic circuit fabrication |
US4772936A (en) * | 1984-09-24 | 1988-09-20 | United Technologies Corporation | Pretestable double-sided tab design |
GB2178231A (en) * | 1985-07-22 | 1987-02-04 | Quick Turnaround Logic Limited | Tape automatic bonding or circuitry to an electrical component |
US4689875A (en) * | 1986-02-13 | 1987-09-01 | Vtc Incorporated | Integrated circuit packaging process |
US4721992A (en) * | 1986-06-26 | 1988-01-26 | National Semiconductor Corporation | Hinge tape |
US4801999A (en) * | 1987-07-15 | 1989-01-31 | Advanced Micro Devices, Inc. | Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers |
US4947235A (en) * | 1989-02-21 | 1990-08-07 | Delco Electronics Corporation | Integrated circuit shield |
-
1988
- 1988-12-27 JP JP63333762A patent/JP2771203B2/ja not_active Expired - Lifetime
-
1989
- 1989-12-27 US US07/457,580 patent/US5095361A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56137458U (ja) * | 1980-12-01 | 1981-10-17 | ||
JPS63296345A (ja) * | 1987-05-28 | 1988-12-02 | Canon Inc | フイルムキヤリア |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0380552A (ja) * | 1989-08-23 | 1991-04-05 | Nec Corp | 集積回路実装用テープ |
Also Published As
Publication number | Publication date |
---|---|
JP2771203B2 (ja) | 1998-07-02 |
US5095361A (en) | 1992-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7439613B2 (en) | Substrate based unmolded package | |
US6297074B1 (en) | Film carrier tape and laminated multi-chip semiconductor device incorporating the same and method thereof | |
US8659146B2 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing | |
US5889324A (en) | Package for a semiconductor device | |
JPH08102466A (ja) | 半導体装置の製造方法及び半導体ウエハー | |
JPH06295939A (ja) | 半導体装置 | |
JPH04293259A (ja) | 半導体装置およびその製造方法 | |
KR0156622B1 (ko) | 반도체 패키지,리드프레임 및 제조방법 | |
JPH02177342A (ja) | 集積回路実装用テープ | |
JPH10256417A (ja) | 半導体パッケージの製造方法 | |
JPH04236434A (ja) | 半導体装置 | |
JPH04103150A (ja) | Ic実装構造 | |
JPH11260989A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2001094026A (ja) | リードフレーム及びその製造方法 | |
US6814274B2 (en) | Bonding tool capable of bonding inner leads of tab tapes to electrode pads in high quality and high productivity and bonding method | |
JP3195060B2 (ja) | Tabテープの製造方法 | |
JP3070566B2 (ja) | 半導体装置 | |
JP2968704B2 (ja) | 半導体装置 | |
JPS59152656A (ja) | 半導体装置 | |
JPH07183425A (ja) | 半導体装置とその製造方法 | |
JP3258298B2 (ja) | 半導体装置用放熱板の製造方法 | |
JP4115556B2 (ja) | 半導体パッケージの製造方法 | |
JP2834821B2 (ja) | 電子部品搭載用基板 | |
JP3768690B2 (ja) | 剛性部材を有する集合基板、およびこの集合基板から得られた半導体装置 | |
JP2806816B2 (ja) | ボンディング装置およびこれを用いたボンディング方法 |