JPH04103150A - Ｉｃ実装構造 - Google Patents
Ｉｃ実装構造Info
- Publication number
- JPH04103150A JPH04103150A JP2221987A JP22198790A JPH04103150A JP H04103150 A JPH04103150 A JP H04103150A JP 2221987 A JP2221987 A JP 2221987A JP 22198790 A JP22198790 A JP 22198790A JP H04103150 A JPH04103150 A JP H04103150A
- Authority
- JP
- Japan
- Prior art keywords
- board
- plate
- chip
- mounting
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims description 30
- 239000000919 ceramic Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 abstract description 10
- 229910000679 solder Inorganic materials 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 5
- 238000007747 plating Methods 0.000 abstract description 3
- 239000000243 solution Substances 0.000 description 5
- 230000008646 thermal stress Effects 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005242 forging Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009760 electrical discharge machining Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はＩＣ実装用基板、詳しくはセラミックス基板の
表面に金属板を融着したＩ’ Ｃ実装用基板の放熱構造
の改良に関する。
表面に金属板を融着したＩ’ Ｃ実装用基板の放熱構造
の改良に関する。
〈従来の技術〉
従来からこの種のＩＣ実装用基板としては、ＤＢＣ基板
が知られている（特開昭５２−３７９１４号公報参照）
。
が知られている（特開昭５２−３７９１４号公報参照）
。
この基板は、第４図に示すように、所定共晶点温度にま
で加熱することによりアルミナ基板４１の表面に直接Ｃ
ｕ板４２を融着したものである。
で加熱することによりアルミナ基板４１の表面に直接Ｃ
ｕ板４２を融着したものである。
この場合のＣｕ板４２は均一の厚さであってその表面は
平坦である。
平坦である。
そして、このＣｕ板４２をエツチングして複数部分に分
離し、その上にハンダ４３付は等によって実装部品であ
るＩＣチップ４４が搭載される。
離し、その上にハンダ４３付は等によって実装部品であ
るＩＣチップ４４が搭載される。
なお、図において、４５はこのＩＣチップ４４に対して
アイソレートされてＣｕ板４２の上にハンダ４３付けさ
れた外部出力用の端子である。
アイソレートされてＣｕ板４２の上にハンダ４３付けさ
れた外部出力用の端子である。
更に、４６はこのＩＣチップ４４（パワートランジスタ
等搭載のチップ）と端子４５とを接続するボンディング
ワイヤである。
等搭載のチップ）と端子４５とを接続するボンディング
ワイヤである。
〈発明が解決しようとする課題〉
しかしながら、このような従来のＣｕ導体を用いたｔ、
Ｃ実装用基板にあっては、Ｃｕ導体は回路の電流密度
を減少させて抵抗発熱を小さくするためにＣｕ導体板厚
が厚く、かつ、一定の厚さで形成されていたため、ＩＣ
等の実装後において、熱応力の発生により、セラミック
ス基板にあって疲労によるわれが発生したり、あるいは
実装電子部品（例えばパワーチップ）との接合部に割れ
や剥離が発生するという課題があった。
Ｃ実装用基板にあっては、Ｃｕ導体は回路の電流密度
を減少させて抵抗発熱を小さくするためにＣｕ導体板厚
が厚く、かつ、一定の厚さで形成されていたため、ＩＣ
等の実装後において、熱応力の発生により、セラミック
ス基板にあって疲労によるわれが発生したり、あるいは
実装電子部品（例えばパワーチップ）との接合部に割れ
や剥離が発生するという課題があった。
また、単一平面上にＩＣチップや外部入出力端子をハン
ダ付けするために、位置決めが難しく、かつ、ハンダの
流動によって位置ズレを生じやすい。そのため、第３図
の平面図に示すような位置決め用のスリブ）３１Ａ、３
１Ｂや、平面上での凹凸部３２Ａ、３２Ｂを回路として
設けたりしなければならず、そのために回路が複雑化し
、かつ、基板が大型化するという課題があった。
ダ付けするために、位置決めが難しく、かつ、ハンダの
流動によって位置ズレを生じやすい。そのため、第３図
の平面図に示すような位置決め用のスリブ）３１Ａ、３
１Ｂや、平面上での凹凸部３２Ａ、３２Ｂを回路として
設けたりしなければならず、そのために回路が複雑化し
、かつ、基板が大型化するという課題があった。
そこで、本発明は、セラミックス基板に割れが生じたり
、実装電子部品とＣｕ導体〈金属板）との接合部に剥離
、割れが生じることのない、すなわち熱サイクル寿命が
長いＩＣ実装用基板を提供することを、その目的として
いる。
、実装電子部品とＣｕ導体〈金属板）との接合部に剥離
、割れが生じることのない、すなわち熱サイクル寿命が
長いＩＣ実装用基板を提供することを、その目的として
いる。
〈課題を解決するための手段〉
本発明は、セラミックスを板℃表面に金属板を融着した
ＩＣ実装用基板において、上記金属板の表面を凹凸状に
形成したものである。
ＩＣ実装用基板において、上記金属板の表面を凹凸状に
形成したものである。
〈作用〉
本発明に係るＩＣ実装用基板にあっては、回路パターン
による応力集中部、あるいは部品実装による熱の発生部
およびその熱応力発生部あるいは部品実装位置に対して
、必要形状に応じて段差あるいは金属板の厚さの異なる
部分を形成する。
による応力集中部、あるいは部品実装による熱の発生部
およびその熱応力発生部あるいは部品実装位置に対して
、必要形状に応じて段差あるいは金属板の厚さの異なる
部分を形成する。
この場合、金属板をセラミックス基板の表面に融着する
前、あるいは融着した後に、金属板に対して２回あるい
はそれ以上の回数のエツチング加工もしくは積層無電解
メツキ加工等により、あるいは、機械的加工法として、
切削加工、打ち抜き加工、型鍛造加工、もしくは、放電
加工等を施すことにより、該金属板の厚さを変更するも
のである。
前、あるいは融着した後に、金属板に対して２回あるい
はそれ以上の回数のエツチング加工もしくは積層無電解
メツキ加工等により、あるいは、機械的加工法として、
切削加工、打ち抜き加工、型鍛造加工、もしくは、放電
加工等を施すことにより、該金属板の厚さを変更するも
のである。
〈実施例〉
以下、本発明の実施例を第１図（Ａ）〜（Ｆ）および第
２図（Ａ）〜（Ｅ）を参照して説明する。
２図（Ａ）〜（Ｅ）を参照して説明する。
第１図（Ａ）〜（Ｆ）は本発明の実施例１に係るＩＣ実
装用基板を作成する各工程を示す断面図である。
装用基板を作成する各工程を示す断面図である。
まず、アルミナ基板等のセラミックス基板１１の表裏両
面（表面のみ図示、以下同じ）には所定の厚さのＣｕ板
１２が融着されている（第１図（Ａ））。所定温度まで
加熱してＣｕ−０の共晶融液によりこれらを接合したも
のである。
面（表面のみ図示、以下同じ）には所定の厚さのＣｕ板
１２が融着されている（第１図（Ａ））。所定温度まで
加熱してＣｕ−０の共晶融液によりこれらを接合したも
のである。
そして、このＣｕ板１２に対して第１回目のエツチング
を行うことにより、Ｃｕ板１２０表面の所定範囲に所定
深さの凹部１３Ａ、１３Ｂを形成する（第１図（Ｂ））
。これは、Ｃｕ板１２の表面に所定パターンのレジスト
を被着して、所定のエツチング液によってエツチングを
行うものである。
を行うことにより、Ｃｕ板１２０表面の所定範囲に所定
深さの凹部１３Ａ、１３Ｂを形成する（第１図（Ｂ））
。これは、Ｃｕ板１２の表面に所定パターンのレジスト
を被着して、所定のエツチング液によってエツチングを
行うものである。
エツチング液としては、Ｃｕ板１２の場合には、・・例
えば塩化第２鉄を主成分として３０〜４０重量％含む水
溶液を、Ａｌ板の場合には主成分とじて水酸化ナトリウ
ムを５〜１０重量％含む水溶液を、それぞれ用いるもの
とする。なお、このエツチング液としてはこれらに限ら
れるものではない。
えば塩化第２鉄を主成分として３０〜４０重量％含む水
溶液を、Ａｌ板の場合には主成分とじて水酸化ナトリウ
ムを５〜１０重量％含む水溶液を、それぞれ用いるもの
とする。なお、このエツチング液としてはこれらに限ら
れるものではない。
さらに、このＣｕ板１２０表面に上記とは異なるパター
ンのレジストを被着して第２回目のエツチングを行う、
この結果、第１図（Ｃ）に示すように、Ｃｕ板１２の凹
部１３Ｂについて溝１４が形成され絶縁基板であるセラ
ミックス基板１１の一部表面が露出される。この結果、
回路形成用のこのＣｕ板１２は該基板ｌｌ上で絶縁分離
される。
ンのレジストを被着して第２回目のエツチングを行う、
この結果、第１図（Ｃ）に示すように、Ｃｕ板１２の凹
部１３Ｂについて溝１４が形成され絶縁基板であるセラ
ミックス基板１１の一部表面が露出される。この結果、
回路形成用のこのＣｕ板１２は該基板ｌｌ上で絶縁分離
される。
したがって、凹部１３Ｂについては階段状の凹所が形成
されることとなる。
されることとなる。
なお、この場合のエツチング液等の条件は上記第１回目
のそれと同じとしてもよい。
のそれと同じとしてもよい。
さらに、このＣｕ板１２０表面に上記とは異なるパター
ンのレジストを被着して無電解Ｃｕメツキを行う。この
結果、第１図（Ｄ）に示すように、Ｃｕ板１２に凸部１
５Ａ、１５Ｂが形成される。
ンのレジストを被着して無電解Ｃｕメツキを行う。この
結果、第１図（Ｄ）に示すように、Ｃｕ板１２に凸部１
５Ａ、１５Ｂが形成される。
次に、端子またはＩＣチップ搭載位置のＣｕ板１２０表
面にハンダ１６Ａ、１８Ｂが例えば無電解メツキによっ
て被着される（第１図（Ｅ））。
面にハンダ１６Ａ、１８Ｂが例えば無電解メツキによっ
て被着される（第１図（Ｅ））。
以上の工程により、所望形状の凹凸を有するＩＣ実装用
の基板が形成されるものである。
の基板が形成されるものである。
更に、この基板に対してハンダ被着部１６Ｂの上には端
子１９が、凹部１３ＡにはＩＣチップ１７が、それぞれ
固着されることとなる。第１図（Ｆ）はＩＣチップ１７
を搭載した状態の基板を示している。なお、１８はボン
ディングワイヤであってＩＣチップ１７とＣｕ板の一部
（配線等）１２Ａとを接続するものである。
子１９が、凹部１３ＡにはＩＣチップ１７が、それぞれ
固着されることとなる。第１図（Ｆ）はＩＣチップ１７
を搭載した状態の基板を示している。なお、１８はボン
ディングワイヤであってＩＣチップ１７とＣｕ板の一部
（配線等）１２Ａとを接続するものである。
このようにしてＩＣチップ１７等を搭載した基板にあっ
ては、当該ＩＣチップ１７部分等より発熱があっても、
ＩＣチップ１７はＣｕ板１２の厚さが薄い凹部１３Ａに
搭載しているため、熱拡散距離が短くなりその放熱性は
向上している。とともに、セラミックス基板１１とＣｕ
板１２との接合部に作用する力が低減されている。ゆえ
にセラミックス基板１１へ作用する熱応力が低減されそ
の熱サイクル寿命が延びるものである。
ては、当該ＩＣチップ１７部分等より発熱があっても、
ＩＣチップ１７はＣｕ板１２の厚さが薄い凹部１３Ａに
搭載しているため、熱拡散距離が短くなりその放熱性は
向上している。とともに、セラミックス基板１１とＣｕ
板１２との接合部に作用する力が低減されている。ゆえ
にセラミックス基板１１へ作用する熱応力が低減されそ
の熱サイクル寿命が延びるものである。
また、Ｃｕ板１２のエツジ部分１３Ｂ等において２段階
のエツチングにより急激な形状変化を防止したため、エ
ツジへの応力集中は緩和される。
のエツチングにより急激な形状変化を防止したため、エ
ツジへの応力集中は緩和される。
さらに、端子１９はハンダ被着部１６Ｂを介してＣｕ板
１２に搭載したため、端子１９との間での熱による伸縮
量の差異を吸収することができる。
１２に搭載したため、端子１９との間での熱による伸縮
量の差異を吸収することができる。
また、Ｃｕ板１２との接合面積も低下しているため、熱
応力の影響も減少している。
応力の影響も減少している。
そして、上記のようにＣｕ板１２０所定位置に凹部１３
Ａ、１３Ｂを形成したため、ＩＣチップ１７等の電子部
品の搭載に際しての位置決めが容易になっている。かつ
、位置決めのための目印としてのスリット等が必要でな
いために、回路パターンが平面方向に拡大せず、回路パ
ターンの簡略化、かつ、基板面積の縮小化をなし得る。
Ａ、１３Ｂを形成したため、ＩＣチップ１７等の電子部
品の搭載に際しての位置決めが容易になっている。かつ
、位置決めのための目印としてのスリット等が必要でな
いために、回路パターンが平面方向に拡大せず、回路パ
ターンの簡略化、かつ、基板面積の縮小化をなし得る。
また、半導体装置の回路（配線）としてのＣｕ板１２の
高さとＩＣチップ１７の上面の高さとはほぼ同一の高さ
に設定することができ、ボンディング時の作業性も向上
している。
高さとＩＣチップ１７の上面の高さとはほぼ同一の高さ
に設定することができ、ボンディング時の作業性も向上
している。
なお、この実施例では、Ｃｕ板についてその板厚のみ異
なる階段構造を採用している。これは、セラミックス基
板に対して垂直面もしくは、不可避の傾斜角をもつ面取
外の任意の角度の任意の面を、エツチングまたはメツキ
により形成することが、非常に困難であるからである。
なる階段構造を採用している。これは、セラミックス基
板に対して垂直面もしくは、不可避の傾斜角をもつ面取
外の任意の角度の任意の面を、エツチングまたはメツキ
により形成することが、非常に困難であるからである。
第２図（Ａ）〜（Ｅ）は、本発明の他の実施例２に係わ
るＩＣ実装用基板を作製する各工程を示す構造図である
。
るＩＣ実装用基板を作製する各工程を示す構造図である
。
まず、金属板として所定の厚さのＣｕ板２２に対して金
型鍛造、放電加工、もしくは切削加工等を所定回数だけ
行い、Ｃｕ板２２０両面の所定範囲に所定深さの凹部２
３Ａ、２３Ｂ、２３Ｃ，ならびに、所定高さの凸部２３
Ｄ、２３Ｅを形成する（第２図（Ａ））。
型鍛造、放電加工、もしくは切削加工等を所定回数だけ
行い、Ｃｕ板２２０両面の所定範囲に所定深さの凹部２
３Ａ、２３Ｂ、２３Ｃ，ならびに、所定高さの凸部２３
Ｄ、２３Ｅを形成する（第２図（Ａ））。
次に、このＣｕ板２２に対して、打ち抜き加工を行い、
回路パターンの絶縁分離部である溝２４を形成する（第
２図（Ｂ））。この際に、回路パターンによっては、Ｃ
ｕ板がばらばらに分割されるために、回路パターンとし
て残ったＣｕ板のそれぞれの間にリード２５Ａを所定の
形状および配置で形成し、分解されないようにしてもよ
い。あるいは、回路パターン間だけでなく、回路パター
ンよりも外の位置にフレーム２６を設け、フレーム２６
と回路パターンの間にリード２５Ｂを配置してもよい（
第２図（Ｃ））。
回路パターンの絶縁分離部である溝２４を形成する（第
２図（Ｂ））。この際に、回路パターンによっては、Ｃ
ｕ板がばらばらに分割されるために、回路パターンとし
て残ったＣｕ板のそれぞれの間にリード２５Ａを所定の
形状および配置で形成し、分解されないようにしてもよ
い。あるいは、回路パターン間だけでなく、回路パター
ンよりも外の位置にフレーム２６を設け、フレーム２６
と回路パターンの間にリード２５Ｂを配置してもよい（
第２図（Ｃ））。
以上のように形成されたＣｕ板２２を、アルミナ板等の
セラミックス基板２１の表面に融着し、裏面には所定厚
さの他のＣｕ板を同時に融着する。
セラミックス基板２１の表面に融着し、裏面には所定厚
さの他のＣｕ板を同時に融着する。
そして、このＣｕ板２２０表面に所定のパターンのレジ
ストを被着してエツチングを行い、この結果、第２図（
Ｂ）に示したリード２５Ａを除去することにより、所定
の回路パターンを形成されたＣｕ板２２を表面に融着さ
れたセラミックス基板が形成される（第２図（Ｄ））（
表面のみ図示、以下同じ）。
ストを被着してエツチングを行い、この結果、第２図（
Ｂ）に示したリード２５Ａを除去することにより、所定
の回路パターンを形成されたＣｕ板２２を表面に融着さ
れたセラミックス基板が形成される（第２図（Ｄ））（
表面のみ図示、以下同じ）。
この場合のエツチング液等の条件は、前出の実施例１の
それと同じでもよい。
それと同じでもよい。
第２図（Ｅ）は、本実施例２による基板上に、ＩＣチッ
プ２８．端子２９をそれぞれハンダ２７Ａ、２７Ｂを介
してＣｕ板２２の表面の所定の位置に実装し、かつ、Ｉ
Ｃチップ２８とＣｕ板回路２２Ａとをボンディングワイ
ヤ３０により結線したものである。
プ２８．端子２９をそれぞれハンダ２７Ａ、２７Ｂを介
してＣｕ板２２の表面の所定の位置に実装し、かつ、Ｉ
Ｃチップ２８とＣｕ板回路２２Ａとをボンディングワイ
ヤ３０により結線したものである。
なお、実施例２では、Ｃｕ板について実施例１と同様に
階段構造を用いているが、金型による鍛造あるいは打ち
抜き加工を実施する場合には、セラミックス基板に対し
て平行でない階段構造の面部は、セラミックス基板に対
して任意の角度の任意の面を形成することが容易であり
、セラミックス基板に対して９０度以下の任意の傾斜角
を持つ面でよい。さらに、絶縁分離部２４は、階段構造
ではなく、Ｃｕ板表面からセラミックス基板表面まで連
続した任意の角度の任意の曲面構造としてもよい。この
ような曲面構造においても、応力集中部でのＣｕ板の板
厚が連続的に変化するだけであり、応力集中の緩和構造
としての基本的な効果は発揮される。
階段構造を用いているが、金型による鍛造あるいは打ち
抜き加工を実施する場合には、セラミックス基板に対し
て平行でない階段構造の面部は、セラミックス基板に対
して任意の角度の任意の面を形成することが容易であり
、セラミックス基板に対して９０度以下の任意の傾斜角
を持つ面でよい。さらに、絶縁分離部２４は、階段構造
ではなく、Ｃｕ板表面からセラミックス基板表面まで連
続した任意の角度の任意の曲面構造としてもよい。この
ような曲面構造においても、応力集中部でのＣｕ板の板
厚が連続的に変化するだけであり、応力集中の緩和構造
としての基本的な効果は発揮される。
また、上記実施例の金属板はＣｕに限られることなく、
Ａ１等でもよい。セラミックス基板としてはアルミナ基
板の他にも窒化アルミニウム基板等を用いてもよい。
Ａ１等でもよい。セラミックス基板としてはアルミナ基
板の他にも窒化アルミニウム基板等を用いてもよい。
く効果〉
以上説明してきたように、本発明によれば、金属板部の
熱応力が低下するので、熱サイクル寿命が延びる。また
、ＩＣチップ搭載部等の発熱部分の板厚を薄くすること
ができ、熱拡散距離が短くなって、その放熱性が向上す
る。また、金属板に凹凸を形成することにより、半導体
装置等の電子部品実装時の位置ずれかない。更に、半導
体回路面と金属導体面との高さの差が小さくなったので
、ワイヤボンディング時の第１のボンドと第２のボンド
の高さの差も小さくなり作業性が向上した。
熱応力が低下するので、熱サイクル寿命が延びる。また
、ＩＣチップ搭載部等の発熱部分の板厚を薄くすること
ができ、熱拡散距離が短くなって、その放熱性が向上す
る。また、金属板に凹凸を形成することにより、半導体
装置等の電子部品実装時の位置ずれかない。更に、半導
体回路面と金属導体面との高さの差が小さくなったので
、ワイヤボンディング時の第１のボンドと第２のボンド
の高さの差も小さくなり作業性が向上した。
第１図（Ａ）〜（Ｆ）および第２図（Ａ）〜（Ｅ）は、
本発明の実施例に係わるＩＣ実装用基板を作製する場合
の各工程を説明するための基板の概略構造を示す構造図
、第３図および第４図は、従来のＩＣ実装用基板を示す
断面図である。 １１．２１，４１・・・・・セラミックス基板、１２、
２２． ４２ １３Ａ、１３Ｂ 中 ２３Ａ、 ２３Ｂ。 １４．２４＃ ψ １５Ａ、１５Ｂ ２３Ｄ、 ２３Ｅ ２５Ａ、 ２５Ｂ ２６１１会ΦΦ番 １６Ａ、 １８Ｂ。 １７、 ２８． ４４ １８、 ３０． ４６ １９、 ２９． ４５ ３１Ａ、３１Ｂ− ・金属板、 ・凹部、 ・凹部、 ・溝、 ・凸部、 ・凸部、 ・ リード、 φフレーム、 ２７Ｂ−中ハンダ、 φφＩＣチップ、 ・ボンディングワイヤ、 ・端子、 ・スリット。 第１図 （Ａ） 第１図（Ｂ） 第１図（Ｃ）
本発明の実施例に係わるＩＣ実装用基板を作製する場合
の各工程を説明するための基板の概略構造を示す構造図
、第３図および第４図は、従来のＩＣ実装用基板を示す
断面図である。 １１．２１，４１・・・・・セラミックス基板、１２、
２２． ４２ １３Ａ、１３Ｂ 中 ２３Ａ、 ２３Ｂ。 １４．２４＃ ψ １５Ａ、１５Ｂ ２３Ｄ、 ２３Ｅ ２５Ａ、 ２５Ｂ ２６１１会ΦΦ番 １６Ａ、 １８Ｂ。 １７、 ２８． ４４ １８、 ３０． ４６ １９、 ２９． ４５ ３１Ａ、３１Ｂ− ・金属板、 ・凹部、 ・凹部、 ・溝、 ・凸部、 ・凸部、 ・ リード、 φフレーム、 ２７Ｂ−中ハンダ、 φφＩＣチップ、 ・ボンディングワイヤ、 ・端子、 ・スリット。 第１図 （Ａ） 第１図（Ｂ） 第１図（Ｃ）
Claims (1)
- 【特許請求の範囲】 セラミックス基板の表面に金属板を融着したＩＣ実装用
基板において、 上記金属板の表面を凹凸状に形成したことを特徴とする
ＩＣ実装用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221987A JPH04103150A (ja) | 1990-08-23 | 1990-08-23 | Ｉｃ実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221987A JPH04103150A (ja) | 1990-08-23 | 1990-08-23 | Ｉｃ実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04103150A true JPH04103150A (ja) | 1992-04-06 |
Family
ID=16775305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2221987A Pending JPH04103150A (ja) | 1990-08-23 | 1990-08-23 | Ｉｃ実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04103150A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6379996B1 (en) | 1998-04-17 | 2002-04-30 | Nec Corporation | Package for semiconductor chip having thin recess portion and thick plane portion |
| US6693350B2 (en) | 1999-11-24 | 2004-02-17 | Denso Corporation | Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure |
| US6703707B1 (en) | 1999-11-24 | 2004-03-09 | Denso Corporation | Semiconductor device having radiation structure |
| US6946730B2 (en) | 2001-04-25 | 2005-09-20 | Denso Corporation | Semiconductor device having heat conducting plate |
| JP2007022893A (ja) * | 2005-07-21 | 2007-02-01 | Toyota Central Res & Dev Lab Inc | 金属電極／セラミックス接合体及びその製造方法 |
| JP2007173831A (ja) * | 2005-12-21 | 2007-07-05 | Internatl Rectifier Corp | 高電力密度デバイス用のパッケージ |
| JP2009173541A (ja) * | 2009-04-30 | 2009-08-06 | Toshiba Corp | セラミックス回路基板の製造方法 |
| US10937715B2 (en) | 2015-05-27 | 2021-03-02 | NGK Electronics Devices, Inc. | Substrate for power module, collective substrate for power modules, and method for manufacturing substrate for power module |
| WO2022163599A1 (ja) * | 2021-01-29 | 2022-08-04 | 京セラ株式会社 | 電子素子実装用基板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6459986A (en) * | 1987-08-31 | 1989-03-07 | Toshiba Corp | Ceramic circuit board |
-
1990
- 1990-08-23 JP JP2221987A patent/JPH04103150A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6459986A (en) * | 1987-08-31 | 1989-03-07 | Toshiba Corp | Ceramic circuit board |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6379996B1 (en) | 1998-04-17 | 2002-04-30 | Nec Corporation | Package for semiconductor chip having thin recess portion and thick plane portion |
| US6967404B2 (en) | 1999-11-24 | 2005-11-22 | Denso Corporation | Semiconductor device having radiation structure |
| US6998707B2 (en) | 1999-11-24 | 2006-02-14 | Denso Corporation | Semiconductor device having radiation structure |
| US6798062B2 (en) | 1999-11-24 | 2004-09-28 | Denso Corporation | Semiconductor device having radiation structure |
| US6891265B2 (en) | 1999-11-24 | 2005-05-10 | Denso Corporation | Semiconductor device having radiation structure |
| US6693350B2 (en) | 1999-11-24 | 2004-02-17 | Denso Corporation | Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure |
| US6960825B2 (en) | 1999-11-24 | 2005-11-01 | Denso Corporation | Semiconductor device having radiation structure |
| US6703707B1 (en) | 1999-11-24 | 2004-03-09 | Denso Corporation | Semiconductor device having radiation structure |
| US6992383B2 (en) | 1999-11-24 | 2006-01-31 | Denso Corporation | Semiconductor device having radiation structure |
| US6946730B2 (en) | 2001-04-25 | 2005-09-20 | Denso Corporation | Semiconductor device having heat conducting plate |
| US6963133B2 (en) | 2001-04-25 | 2005-11-08 | Denso Corporation | Semiconductor device and method for manufacturing semiconductor device |
| JP2007022893A (ja) * | 2005-07-21 | 2007-02-01 | Toyota Central Res & Dev Lab Inc | 金属電極／セラミックス接合体及びその製造方法 |
| JP2007173831A (ja) * | 2005-12-21 | 2007-07-05 | Internatl Rectifier Corp | 高電力密度デバイス用のパッケージ |
| JP2009173541A (ja) * | 2009-04-30 | 2009-08-06 | Toshiba Corp | セラミックス回路基板の製造方法 |
| US10937715B2 (en) | 2015-05-27 | 2021-03-02 | NGK Electronics Devices, Inc. | Substrate for power module, collective substrate for power modules, and method for manufacturing substrate for power module |
| WO2022163599A1 (ja) * | 2021-01-29 | 2022-08-04 | 京セラ株式会社 | 電子素子実装用基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661089A (en) | Method for making a semiconductor chip package with enhanced thermal conductivity | |
| JP3333409B2 (ja) | 半導体モジュール | |
| JP3390661B2 (ja) | パワーモジュール | |
| JPS61502294A (ja) | 高密度ｉｃモジュ−ルアセンブリ | |
| JP3664045B2 (ja) | 半導体装置の製造方法 | |
| JPH04103150A (ja) | Ｉｃ実装構造 | |
| US6182358B1 (en) | Process for producing a metal-ceramic substrate | |
| JPH0922963A (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| JP2003031718A (ja) | 電力用半導体装置 | |
| JPH02177342A (ja) | 集積回路実装用テープ | |
| JPS61168951A (ja) | 半導体集積回路チツプの実装構造 | |
| JP3531133B2 (ja) | パワーモジュール用基板及びその製造法 | |
| JP7221401B2 (ja) | 電気回路基板及びパワーモジュール | |
| JP3096226B2 (ja) | 半導体装置の製造方法 | |
| JPH10242330A (ja) | パワーモジュール用基板及びその製造法 | |
| JP2004311691A (ja) | 回路用金属板およびセラミックス回路基板 | |
| US7601560B2 (en) | Method for producing an electronic circuit | |
| JPH05343607A (ja) | 混成集積回路装置 | |
| JP2002373955A (ja) | パワーモジュール基板 | |
| KR20230148113A (ko) | 반도체 디바이스 어셈블리 | |
| JP2834821B2 (ja) | 電子部品搭載用基板 | |
| JPH0131689B2 (ja) | ||
| JPH04225296A (ja) | 銅回路付きセラミックス基板 | |
| JPS6038291Y2 (ja) | チツプ搭載用のプリント配線板 | |
| Sandbank et al. | New interconnection techniques for multichip and hybrid integrated circuits |