JPS61168951A - 半導体集積回路チツプの実装構造 - Google Patents
半導体集積回路チツプの実装構造Info
- Publication number
- JPS61168951A JPS61168951A JP60009704A JP970485A JPS61168951A JP S61168951 A JPS61168951 A JP S61168951A JP 60009704 A JP60009704 A JP 60009704A JP 970485 A JP970485 A JP 970485A JP S61168951 A JPS61168951 A JP S61168951A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- wiring
- sides
- circuit chips
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数の集積回路チップを搭載したブロックを用
いて高密度で立体構造を有する半導体集積回路チップの
実装構造に関するものである。
いて高密度で立体構造を有する半導体集積回路チップの
実装構造に関するものである。
本発明は熱伝導率の大きい材料で、角部を曲面の稜線と
した四角柱の四側面に配線を有し、四側面（二復数の集
積回路チップを搭載し、各集積回路チップを配線により
電気的ｉ；償続して構成したブロックを実装の基本単位
としたもので、この基本単位を基板上シニ複数個配列し
た平面実装、またこの平向実装した基板を複数枚積み重
ねた立体構造、さらにブロックの四側ｌ１ｌｉｔ；ブロ
ックを複数配置した大ブロックを形成し、この大ブロッ
クを基板上に配列した大ブロツク実装など、目的（二応
じ高密度化を容易ぽ；達成できる半導体集積回路チップ
の実装構造である。
した四角柱の四側面に配線を有し、四側面（二復数の集
積回路チップを搭載し、各集積回路チップを配線により
電気的ｉ；償続して構成したブロックを実装の基本単位
としたもので、この基本単位を基板上シニ複数個配列し
た平面実装、またこの平向実装した基板を複数枚積み重
ねた立体構造、さらにブロックの四側ｌ１ｌｉｔ；ブロ
ックを複数配置した大ブロックを形成し、この大ブロッ
クを基板上に配列した大ブロツク実装など、目的（二応
じ高密度化を容易ぽ；達成できる半導体集積回路チップ
の実装構造である。
従来の半導体集積回路チップの実装では、高密度実装を
行うために基板上ｅ二集積回路チップを垂直（二配列す
る方法（特開昭５５−１２１６７０号公報）が提案され
ている。この方法は集積回路チップの一辺のみが基板と
接触し、あるいは集積回路チップｔテープ支持体に接続
し、集積回路チップが基板に対して垂直【二装置される
ようＣニテープ支持体を折曲げて集積回路チップの一辺
がテープ支持体を介して基板と接続する構造になってい
る。
行うために基板上ｅ二集積回路チップを垂直（二配列す
る方法（特開昭５５−１２１６７０号公報）が提案され
ている。この方法は集積回路チップの一辺のみが基板と
接触し、あるいは集積回路チップｔテープ支持体に接続
し、集積回路チップが基板に対して垂直【二装置される
ようＣニテープ支持体を折曲げて集積回路チップの一辺
がテープ支持体を介して基板と接続する構造になってい
る。
従来の集積回路チップの実装では、集積回路チップから
基板への熱伝達が悪く、また機械的強度も低いという欠
点がある・ また集積回路チップの熱伝達を改善するには集積回路チ
ップ全面を基板に接触させなければならないが、この場
合集積回路チップは基板上に平面的に配列されるため高
密にな実装が困難という欠点がある。
基板への熱伝達が悪く、また機械的強度も低いという欠
点がある・ また集積回路チップの熱伝達を改善するには集積回路チ
ップ全面を基板に接触させなければならないが、この場
合集積回路チップは基板上に平面的に配列されるため高
密にな実装が困難という欠点がある。
本発明はこれらの問題を解決するため、熱伝導率の高い
材料で形成した四つの角部の稜線部を滑らかな曲面とし
た四角柱、または必要に応じ内部５；空洞を設けた四角
柱の側面に配＠ｔ’形成し、配置ｉｔ−形成した四角柱
の側ｌ１ｉｌｌに復数の半導体集積回路チップを搭載し
てブロックを形成し、このブロックを実装の基本単位と
して基板あるいは大ブロックの上５；多多数列すること
ｔ特徴としている。
材料で形成した四つの角部の稜線部を滑らかな曲面とし
た四角柱、または必要に応じ内部５；空洞を設けた四角
柱の側面に配＠ｔ’形成し、配置ｉｔ−形成した四角柱
の側ｌ１ｉｌｌに復数の半導体集積回路チップを搭載し
てブロックを形成し、このブロックを実装の基本単位と
して基板あるいは大ブロックの上５；多多数列すること
ｔ特徴としている。
本発明の実！ｉによれば、集積回路の放熱特性に優れ、
立体構造（二よる高密度化が可能で、かつ組立て製造の
容易な半導体集積回路チップの実装を可能とする。以下
実施例について説明する。
立体構造（二よる高密度化が可能で、かつ組立て製造の
容易な半導体集積回路チップの実装を可能とする。以下
実施例について説明する。
第１図は本発明の実施例でｍｌは四角柱、２は空洞、３
は側面、４は曲面の稜線部、５は配線、６は半導体集積
回路チップである。このプロックは次の手順で作成され
る。まず熱伝導の良いセラミックスを用いて所定の寸法
と形状をもった四角柱１を形成する。この四角柱１の材
料に金属のような導電性材料を用いることもできるが、
この場合その表面全体ＣＳ＊ Ｏ＠膜などの絶ａ膜を形
成して絶縁体化する必要がある。空洞２は材料がセラミ
ックスの場合四角柱１と同時鑑；焼結して形成し、金属
の場合には四角柱１を形成してから機械加工であける。
は側面、４は曲面の稜線部、５は配線、６は半導体集積
回路チップである。このプロックは次の手順で作成され
る。まず熱伝導の良いセラミックスを用いて所定の寸法
と形状をもった四角柱１を形成する。この四角柱１の材
料に金属のような導電性材料を用いることもできるが、
この場合その表面全体ＣＳ＊ Ｏ＠膜などの絶ａ膜を形
成して絶縁体化する必要がある。空洞２は材料がセラミ
ックスの場合四角柱１と同時鑑；焼結して形成し、金属
の場合には四角柱１を形成してから機械加工であける。
空洞２は冷却媒体を流すための流路で、消費電力の大き
い集積回路チップを搭載し、強制冷却する場合に必要で
あるが、消費電力が小さくて四角柱１の熱伝導だけで対
処できる場合（＝は、この空洞２は無くてもよい。側面
３は半導体集積回路チップを搭載し配線を形成する面で
あるため、研摩技術を用いて鏡面を形成し、稜線部４は
研摩技術で滑らかな曲面（：仕上げる。本発明において
、ブロックの稜線部４を滑らかな曲面とすることは、配
線の切断防止≦二有効となる。なおこ−で曲面形状は、
四角の角面な除くことが目的で、角部を削除した多角形
角部とすることも含まれる。
い集積回路チップを搭載し、強制冷却する場合に必要で
あるが、消費電力が小さくて四角柱１の熱伝導だけで対
処できる場合（＝は、この空洞２は無くてもよい。側面
３は半導体集積回路チップを搭載し配線を形成する面で
あるため、研摩技術を用いて鏡面を形成し、稜線部４は
研摩技術で滑らかな曲面（：仕上げる。本発明において
、ブロックの稜線部４を滑らかな曲面とすることは、配
線の切断防止≦二有効となる。なおこ−で曲面形状は、
四角の角面な除くことが目的で、角部を削除した多角形
角部とすることも含まれる。
第２図（α）〜（ｄ）はこの配Ｉｌを形成する工程を示
しながらホトレジスト８を塗布する＜ｂ＞。ホトレジス
ト８を塗布する試料が立体形状であることから均一な膜
厚を得るために、ホトレジスト８の粘度。
しながらホトレジスト８を塗布する＜ｂ＞。ホトレジス
ト８を塗布する試料が立体形状であることから均一な膜
厚を得るために、ホトレジスト８の粘度。
試料の回転数１回転中心ぽ二対する試料の位置などの条
件を適正（二設定することで、実用上問題のない膜厚が
得られる。レジストの配線バタン９は目的の配線パタン
を有するホトマスクを用いて露光し、この後現像、リン
ス、ベーキングと一連の操作を経て形成される＜ａ＞。
件を適正（二設定することで、実用上問題のない膜厚が
得られる。レジストの配線バタン９は目的の配線パタン
を有するホトマスクを用いて露光し、この後現像、リン
ス、ベーキングと一連の操作を経て形成される＜ａ＞。
ここで露光は四回に分けて行り。次ｇニンジスト配線パ
タン９ｔ−マスクｌ二して、化学エツチングすると、四
つの側面５上で−［に金属の配線１０が形成でき、最後
こレジスト配線バタンを除去する（ｄ）。
タン９ｔ−マスクｌ二して、化学エツチングすると、四
つの側面５上で−［に金属の配線１０が形成でき、最後
こレジスト配線バタンを除去する（ｄ）。
第２図（α）〜（ｄ）の工程による配線形成では曲面の
稜線部４の上に金属の配線１０が形成できるか否かが重
要な鍵となる。ここでの技術的な問題点は配線パタンの
露光（二おいて０曲面の稜線部４Ｃ８４する露光量の変
動がバタン形５Ｘ（二必要な許容範囲に入っているかど
うか、■非接触露光であることによるバタン解像度の低
下である。■の問題に対して、曲面の稜線部４は二回の
露光を受けるため、側面５に対して角度αの傾きをもつ
微小領域の露光量りはレジス）Ｃ対する適正露光量をＤ
ｏとするとＤｍＤｏ（ｃｏｔα＋７１７）α）で与えら
れる。したがって曲面の稜線部４における露光量の変動
は適正露光量の１〜１．４倍の範囲となり、実用上問題
のないことがわかる。■の問題（二対しては第３図に示
す幾何学的関係から、寸法１０のホトマスクバタン１１
１二対するレジストパタン１２の寸法ｌは、光の発散角
βと、ホトマスクバタン１１とレジストバタン１２の間
の距＠ｃＬｒ＝依存して、ｌ ｗ ４６−２ｄｔＧｎβ
で与えられる。これから発散角βと距離ｄが解れば、レ
ジストパタン１２の寸法を予測することができる。
稜線部４の上に金属の配線１０が形成できるか否かが重
要な鍵となる。ここでの技術的な問題点は配線パタンの
露光（二おいて０曲面の稜線部４Ｃ８４する露光量の変
動がバタン形５Ｘ（二必要な許容範囲に入っているかど
うか、■非接触露光であることによるバタン解像度の低
下である。■の問題に対して、曲面の稜線部４は二回の
露光を受けるため、側面５に対して角度αの傾きをもつ
微小領域の露光量りはレジス）Ｃ対する適正露光量をＤ
ｏとするとＤｍＤｏ（ｃｏｔα＋７１７）α）で与えら
れる。したがって曲面の稜線部４における露光量の変動
は適正露光量の１〜１．４倍の範囲となり、実用上問題
のないことがわかる。■の問題（二対しては第３図に示
す幾何学的関係から、寸法１０のホトマスクバタン１１
１二対するレジストパタン１２の寸法ｌは、光の発散角
βと、ホトマスクバタン１１とレジストバタン１２の間
の距＠ｃＬｒ＝依存して、ｌ ｗ ４６−２ｄｔＧｎβ
で与えられる。これから発散角βと距離ｄが解れば、レ
ジストパタン１２の寸法を予測することができる。
市販されている露光機を用いて一定の距離ｄ、ｒ：ある
レジストを露光すると、ｔ７ｔ０≧０．７５）場合ｃ良
好なバタンか形成できることを実験により確認した。
レジストを露光すると、ｔ７ｔ０≧０．７５）場合ｃ良
好なバタンか形成できることを実験により確認した。
このようにａミツド稜線部では非接触露光となるため、
第３因の関係（二従って露光したバタンの寸法減少は避
けられない。しかし、この露光バタンはその寸法比がマ
スクバタン−二対して０．７５以上あれば、実用上問題
のない良好なバタンを形成できる。もしバタン寸法の減
少が問題になるのであれば、あらかじめマスク上で寸法
を補償しておくことも可能である。
第３因の関係（二従って露光したバタンの寸法減少は避
けられない。しかし、この露光バタンはその寸法比がマ
スクバタン−二対して０．７５以上あれば、実用上問題
のない良好なバタンを形成できる。もしバタン寸法の減
少が問題になるのであれば、あらかじめマスク上で寸法
を補償しておくことも可能である。
側ＷＪ３上への半導体集積回路テップ６の搭載は側面３
の上にへンダパンプを形成し、そこ茗：集積回路テップ
６のパッドを押しつけて電気的接続を行うと同時直；、
この集積回路デツプ６を適当な接着剤で側面３の上に固
定することにより良好な熱伝導を確保した。池の搭載方
法として、集積回路チップ６の裏面を接着剤で側面５の
上（：固定し、集積回路チップ６のパッドと側面３上の
配線をワイヤーポンディングで接続することもできる。
の上にへンダパンプを形成し、そこ茗：集積回路テップ
６のパッドを押しつけて電気的接続を行うと同時直；、
この集積回路デツプ６を適当な接着剤で側面３の上に固
定することにより良好な熱伝導を確保した。池の搭載方
法として、集積回路チップ６の裏面を接着剤で側面５の
上（：固定し、集積回路チップ６のパッドと側面３上の
配線をワイヤーポンディングで接続することもできる。
第４図は本発明の池の実施例で、平面実装の実施例であ
る。１５は前記の方法で形成したブロックで、各角部は
曲面の稜線部から構成されている。なお以下の各図では
、稜線部の曲面表示は略して二級で示す。１４は配線基
板である。各ブロック１３上の全ての集積回路チップは
ブロック１３と配線基板１４の配線７通して電気的直；
接続されている。
る。１５は前記の方法で形成したブロックで、各角部は
曲面の稜線部から構成されている。なお以下の各図では
、稜線部の曲面表示は略して二級で示す。１４は配線基
板である。各ブロック１３上の全ての集積回路チップは
ブロック１３と配線基板１４の配線７通して電気的直；
接続されている。
ブロック１５と配線基板１４の接続（二はねじ止めで固
定する方法と債看剤で固定する方法がある。
定する方法と債看剤で固定する方法がある。
例えば第４図のように単枚の配線基板として用いる場合
には、ブロックのコーナ部にめねじｔ形成し、配線基板
シ：ねじ止めで固定する。
には、ブロックのコーナ部にめねじｔ形成し、配線基板
シ：ねじ止めで固定する。
第５図は本発明の他の実施例で、第４図の構成を基本単
位とした立体構造を有する集積回路チップ実装の実施例
の断面構造？示すもので、１５はブロック、１４は配線
基板、１５は冷却媒体誘導基板である。この配線基板１
４の両ｌ１ｆｉに配線を形成するとともに、二種類の貫
通穴ｔあＧすた。一つの穴は七〇内Ｒｗ導体で充填し両
面間の配ｍｖｖ：気的に接続することにより、各階層の
集積回路チップを電気的シ；償統するもので、もう一つ
は冷却媒体を流子ための穴である。冷却媒体誘導基板１
５は外部から送られてきた冷却媒体を各ブロック１５の
並びシニ従って分配し、そしてブロック１５０内部を通
ってきた冷却媒体を一つにまとめて外部に送り８丁もの
で、その構造は内部が中空でブロック１５と接する位ｌ
ｔＣ配線基板１４と同じ穴がおいている。また冷却媒体
誘導基板１５は外部から作用する力を二対抗して実装体
内部を保護する目的もある。
位とした立体構造を有する集積回路チップ実装の実施例
の断面構造？示すもので、１５はブロック、１４は配線
基板、１５は冷却媒体誘導基板である。この配線基板１
４の両ｌ１ｆｉに配線を形成するとともに、二種類の貫
通穴ｔあＧすた。一つの穴は七〇内Ｒｗ導体で充填し両
面間の配ｍｖｖ：気的に接続することにより、各階層の
集積回路チップを電気的シ；償統するもので、もう一つ
は冷却媒体を流子ための穴である。冷却媒体誘導基板１
５は外部から送られてきた冷却媒体を各ブロック１５の
並びシニ従って分配し、そしてブロック１５０内部を通
ってきた冷却媒体を一つにまとめて外部に送り８丁もの
で、その構造は内部が中空でブロック１５と接する位ｌ
ｔＣ配線基板１４と同じ穴がおいている。また冷却媒体
誘導基板１５は外部から作用する力を二対抗して実装体
内部を保護する目的もある。
る。
この構造から本実装構造は集積回路チップを搭載したブ
ロックを直接冷却し、このブロックを多数配列した基板
７重ねた立体構造であるから冷却効率が高く、高密度で
機械的強［に優れているという効果がある。
ロックを直接冷却し、このブロックを多数配列した基板
７重ねた立体構造であるから冷却効率が高く、高密度で
機械的強［に優れているという効果がある。
第５図のように複数の基板を積層する場合（二は、各ブ
ロックを配線基板（二接着剤で固定し、さらに基板の四
隅に配置されているブロックの空洞Ｃニボルトを通し、
上下の冷却媒体誘導基板１５で各配線基板とブロックを
はさみ付けて、両者ｔしっかりと固定する。
ロックを配線基板（二接着剤で固定し、さらに基板の四
隅に配置されているブロックの空洞Ｃニボルトを通し、
上下の冷却媒体誘導基板１５で各配線基板とブロックを
はさみ付けて、両者ｔしっかりと固定する。
第６図は本発明のさらに他の実施例で、大ブロックな基
本構成とした立体構造を有する集積回路チップ実装構造
の実施例で、１５′は空洞のないブロック（以下ブロッ
クという。）１０は配線、２は冷却媒体を流すための空
洞、１６は大四角柱である。ブロック１３′に搭載した
集積回路デツプは配Ｊ１１０ｔ−通して他のブロック１
５′上の集積回路チップと電気的−接続されている。こ
の大ブロックを実装の基本単位として配線基板上に多数
配列し、さらにこの基板な積層構造ＣＩ、て、第４図、
第５図ヒ同様の実装が可能となる。
本構成とした立体構造を有する集積回路チップ実装構造
の実施例で、１５′は空洞のないブロック（以下ブロッ
クという。）１０は配線、２は冷却媒体を流すための空
洞、１６は大四角柱である。ブロック１３′に搭載した
集積回路デツプは配Ｊ１１０ｔ−通して他のブロック１
５′上の集積回路チップと電気的−接続されている。こ
の大ブロックを実装の基本単位として配線基板上に多数
配列し、さらにこの基板な積層構造ＣＩ、て、第４図、
第５図ヒ同様の実装が可能となる。
したがってこの構成の特徴は、各集積回路チップが冷却
媒体から離れた位置にあるため冷却効率は幾分低下する
ものの、第５図の集積回路チップ２ニブロックが対応し
ているので、実装密Ｋｌ’上げる効果がある。このため
第６図の実装は高密度を最優先とし、かつ適当な冷却な
必要とする集積回路デツプの実装に適している。
媒体から離れた位置にあるため冷却効率は幾分低下する
ものの、第５図の集積回路チップ２ニブロックが対応し
ているので、実装密Ｋｌ’上げる効果がある。このため
第６図の実装は高密度を最優先とし、かつ適当な冷却な
必要とする集積回路デツプの実装に適している。
以上説明したように、本発明１乃至４の実装構造はいず
れも集積回路チップを搭載したブロックを構成の基本単
位とし、これを多数配列した基板を積層して立体構造と
し、かつ基板上のブロックをＩ！接冷却する構成である
から、冷却効率が高く高密度の実装ができる利点がある
。またブロックや配線基ｆｌｉｔ：はセラミックスや余
興材料を使用するため機械的強度の高い構成となり、そ
れぞれの製作は従来の加工技術が適用できるため製作上
も有利である。
れも集積回路チップを搭載したブロックを構成の基本単
位とし、これを多数配列した基板を積層して立体構造と
し、かつ基板上のブロックをＩ！接冷却する構成である
から、冷却効率が高く高密度の実装ができる利点がある
。またブロックや配線基ｆｌｉｔ：はセラミックスや余
興材料を使用するため機械的強度の高い構成となり、そ
れぞれの製作は従来の加工技術が適用できるため製作上
も有利である。
なお発明１乃至４はそれぞれ使用目的によって、高密度
化の要求により任意選択して用いることができるそれぞ
れの効果を有している。
化の要求により任意選択して用いることができるそれぞ
れの効果を有している。
第１図は本発明の実施例の基本ブロック構成図、第２図
（ａｌ〜＠）はブロック上への配線形成工程図、第３図
は非接触露光の説明図、第４図は本発明の他の実施例の
平面実装な示す基板上へのブロック配列因、第５図は本
発明の他の実施例の立体構造の集積回路チップの実装図
、９１６図は本発明の池の実施例の大ブロツク構成の実
装図である。 １・・・四角柱、２・・・空洞、３・・・側面、４・・
・曲面の稜線部、５・・・配線、６・・・半導体集積回
路チップ、７００．蒸着による金属膜、８・・・ホトレ
ジスト、９・・・レジストの配線バタン、１０・・・配
Ｍ、１１・・・ホトマスクバタン、１２・・・露光され
たレジストバタン、１３・・・ブロック、１３′・・・
空洞のないブロック、１４・・・配線基板、１５・・・
冷却媒体誘導基板、１６・・・大四角柱
（ａｌ〜＠）はブロック上への配線形成工程図、第３図
は非接触露光の説明図、第４図は本発明の他の実施例の
平面実装な示す基板上へのブロック配列因、第５図は本
発明の他の実施例の立体構造の集積回路チップの実装図
、９１６図は本発明の池の実施例の大ブロツク構成の実
装図である。 １・・・四角柱、２・・・空洞、３・・・側面、４・・
・曲面の稜線部、５・・・配線、６・・・半導体集積回
路チップ、７００．蒸着による金属膜、８・・・ホトレ
ジスト、９・・・レジストの配線バタン、１０・・・配
Ｍ、１１・・・ホトマスクバタン、１２・・・露光され
たレジストバタン、１３・・・ブロック、１３′・・・
空洞のないブロック、１４・・・配線基板、１５・・・
冷却媒体誘導基板、１６・・・大四角柱
Claims (5)
- （１）熱伝導率の大なる材料で形成した、各角部は曲面
の稜線部を有する四角柱の四側面に配線を有し、 前記四側面に複数の集積回路チップを搭載し、前記複数
の集積回路チップそれぞれを前記配線により電気的に接
続して構成した ブロックを実装の基本単位としてなる半導体集積回路チ
ップの実装構造。 - （２）前記四角柱は内部に空洞を形成してなる特許請求
の範囲第１項記載の半導体集積回路チップの実装構造。 - （３）熱伝導率の大なる材料で形成した、各角部は曲面
の稜線部を有する四角柱の四側面に配線を有し、 前記四側面に複数の集積回路チップを搭載し、前記複数
の集積回路チップそれぞれを前記配線により電気的に接
続した ブロックを実装の基本単位とし、 前記ブロックを基板上に複数個配列し、 前記ブロックのそれぞれを配線を通して電気的に接続し
て平面実装構造としてなる半導体集積回路チップの実装
構造。 - （４）熱伝導率の大なる材料で形成した、各角部は曲面
の稜線部を有する四角柱の四側面に配線を有し、 前記四側面に複数の集積回路チップを搭載し、前記複数
の集積回路チップそれぞれを前記配線により電気的に接
続した ブロックを実装の基本単位とし、 前記ブロックを基板上に複数個配列し、 前記ブロックのそれぞれを配線を通して電気的に接続し
た平面実装構造基板を多層に積重ね、 前記平面実装構造基板のそれぞれに配列したブロックを
、前記平面実装構造基板の表面に、または前記平面実装
構造基板のそれぞれを貫通して形成した配線を通して電
気的に接続して立体実装構造としてなる半導体集積回路
チップの実装構造。 - （５）熱伝導率の大なる材料で形成した、各角部は曲面
の稜線部を有する四角柱の四側面に配線を有し、 前記四側面に複数の集積回路チップを搭載し、前記複数
の集積回路チップそれぞれを前記配線により電気的に接
続した ブロックを実装の基本単位とし、 前記四角柱の四側面に前記実装の基本単位のブロックを
複数個搭載し、 前記ブロックのそれぞれを、前記四角柱の四側面に形成
した配線を通して電気的に接続してなる大ブロックを基
板上に複数個配列し、 前記大ブロックのそれぞれを前記基板上に形成した配線
を通して電気的に接続してなる半導体集積回路チップの
実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60009704A JPS61168951A (ja) | 1985-01-22 | 1985-01-22 | 半導体集積回路チツプの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60009704A JPS61168951A (ja) | 1985-01-22 | 1985-01-22 | 半導体集積回路チツプの実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61168951A true JPS61168951A (ja) | 1986-07-30 |
Family
ID=11727622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60009704A Pending JPS61168951A (ja) | 1985-01-22 | 1985-01-22 | 半導体集積回路チツプの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61168951A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5191224A (en) * | 1987-04-22 | 1993-03-02 | Hitachi, Ltd. | Wafer scale of full wafer memory system, packaging method thereof, and wafer processing method employed therein |
| EP0571756A2 (en) * | 1992-04-21 | 1993-12-01 | Sarcos Group | High density, three-dimensional, intercoupled circuit structure |
| US5426563A (en) * | 1992-08-05 | 1995-06-20 | Fujitsu Limited | Three-dimensional multichip module |
| US5426566A (en) * | 1991-09-30 | 1995-06-20 | International Business Machines Corporation | Multichip integrated circuit packages and systems |
| EP0729659A4 (en) * | 1992-09-18 | 1995-11-07 | Krissman Stephen | IMPROVED SEMICONDUCTOR ARCHITECTURE AND ITS APPLICATION |
| US5502667A (en) * | 1993-09-13 | 1996-03-26 | International Business Machines Corporation | Integrated multichip memory module structure |
| US5561622A (en) * | 1993-09-13 | 1996-10-01 | International Business Machines Corporation | Integrated memory cube structure |
| US5568361A (en) * | 1992-03-17 | 1996-10-22 | Massachusetts Institute Of Technology | Three-dimensional electronic circuit of interconnected modules |
| US5691885A (en) * | 1992-03-17 | 1997-11-25 | Massachusetts Institute Of Technology | Three-dimensional interconnect having modules with vertical top and bottom connectors |
-
1985
- 1985-01-22 JP JP60009704A patent/JPS61168951A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5191224A (en) * | 1987-04-22 | 1993-03-02 | Hitachi, Ltd. | Wafer scale of full wafer memory system, packaging method thereof, and wafer processing method employed therein |
| US5426566A (en) * | 1991-09-30 | 1995-06-20 | International Business Machines Corporation | Multichip integrated circuit packages and systems |
| US5568361A (en) * | 1992-03-17 | 1996-10-22 | Massachusetts Institute Of Technology | Three-dimensional electronic circuit of interconnected modules |
| US5691885A (en) * | 1992-03-17 | 1997-11-25 | Massachusetts Institute Of Technology | Three-dimensional interconnect having modules with vertical top and bottom connectors |
| EP0571756A2 (en) * | 1992-04-21 | 1993-12-01 | Sarcos Group | High density, three-dimensional, intercoupled circuit structure |
| EP0571756A3 (en) * | 1992-04-21 | 1994-06-15 | Sarcos Group | High density, three-dimensional, intercoupled circuit structure |
| US5426563A (en) * | 1992-08-05 | 1995-06-20 | Fujitsu Limited | Three-dimensional multichip module |
| EP0729659A4 (en) * | 1992-09-18 | 1995-11-07 | Krissman Stephen | IMPROVED SEMICONDUCTOR ARCHITECTURE AND ITS APPLICATION |
| EP0729659A1 (en) * | 1992-09-18 | 1996-09-04 | KRISSMAN, Stephen | Improved semiconductor architecture and application therefor |
| US5502667A (en) * | 1993-09-13 | 1996-03-26 | International Business Machines Corporation | Integrated multichip memory module structure |
| US5561622A (en) * | 1993-09-13 | 1996-10-01 | International Business Machines Corporation | Integrated memory cube structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5051865A (en) | Multi-layer semiconductor device | |
| US5400218A (en) | Device for the 3D encapsulation of semiconductor chips | |
| US6034438A (en) | L-connect routing of die surface pads to the die edge for stacking in a 3D array | |
| JP2960276B2 (ja) | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 | |
| JP3422675B2 (ja) | 電子集積回路パッケージ | |
| US5592735A (en) | Method of making a multi-chip module having an improved heat dissipation efficiency | |
| EP1848035B1 (en) | Semiconductor device with integrated heat spreader | |
| US6156165A (en) | Method of forming a metallization feature on an edge of an IC chip | |
| WO1985002515A1 (en) | Printed-circuit board for mounting electronic element and method of manufacture thereof | |
| JP2004221583A (ja) | 平衡積層構造（ｂａｌａｎｃｅｄｌａｍｉｎａｔｉｏｎ）を利用したフレックス（ｆｌｅｘ）・ベースのＩＣパッケージ構造 | |
| JPH08162606A (ja) | プリント回路板を使用した電子部品パッケージの立体相互接続 | |
| JPH04273466A (ja) | 電子回路とその熱制御 | |
| JPH077282A (ja) | 回路部品をパックする装置 | |
| JPS61168951A (ja) | 半導体集積回路チツプの実装構造 | |
| JP2664408B2 (ja) | 混成集積回路の製造方法 | |
| US6486540B2 (en) | Three-dimensional semiconductor device and method of manufacturing the same | |
| JPH11121527A (ja) | ベアチップ実装方法およびセラミック基板の製造方法およびセラミック基板ならびに半導体装置 | |
| JPH0787223B2 (ja) | プリント基板及びその製造方法 | |
| JPH04103150A (ja) | Ｉｃ実装構造 | |
| US6975513B2 (en) | Construction for high density power module package | |
| JPH01258458A (ja) | ウェーハ集積型集積回路 | |
| KR102244899B1 (ko) | 소자실장방법 | |
| JP2795063B2 (ja) | 混成集積回路装置 | |
| JPS63271944A (ja) | 半導体装置 | |
| JPH0135484Y2 (ja) |