JP2664408B2

JP2664408B2 - 混成集積回路の製造方法

Info

Publication number: JP2664408B2
Application number: JP63095252A
Authority: JP
Inventors: 優助五十嵐
Original assignee: Sanyo Denki Co Ltd
Current assignee: Sanyo Denki Co Ltd
Priority date: 1988-04-18
Filing date: 1988-04-18
Publication date: 1997-10-15
Anticipated expiration: 2012-10-15
Also published as: JPH01266786A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は同一基板上に大電流及び小電流用の導体が形
成された混成集積回路の導体構造及びその製造方法に関
する。

（ロ）従来の技術通常混成集積回路は基板上に所定の導体が形成され、
その導体上に複数の半導体素子が固着されてなってい
る。

また金属基板からなる混成集積回路において、同一基
板上に銅箔を用いて電流容量の大きい導体パターンと電
流容量の小さい導体パターンとを形成する場合は通常第
３図に示す如く、導体（11）の幅の太さで電流容量の大
小が区別されている（このときの銅箔の膜厚は一定であ
る）。

（ハ）発明が解決しようとする課題同一基板上に電流容量の大きい導体と電流容量の小さ
い導体ブロックが必要の場合、電流容量大の導体を形成
する時は、第３図に示す如く、銅箔幅を広くする方法し
かなく、基板の実装面積が小さくなると共に混成集積回
路の小型化という点で問題がある。

また、電流容量の大きい導体を銅箔厚さを大にしてパ
ターン面積を小さくしようとすると銅箔厚さが一定であ
るので、電流容量の小さい導体ブロックでファインパタ
ーンを形成することが困難となり、やはり基板の実装面
積が小さくなるという点で問題がある。

（ニ）課題を解決するための手段本発明は上述した問題点に鑑みて為されたものであ
り、第１図Ｄに示す如く、混成集積回路基板と、前記基
板上に貼着された銅箔より形成された複数の導体を備
え、電流容量の大きさに対応させ前記導体の膜厚を選択
的に異ならしめて解決する。

（ホ）作用この様に本発明に依れば、大電流、小電流用に導体の
膜厚を夫々異ならせ、即ち、大電流用の膜厚を厚く小電
流用の膜厚を薄く形成することにより、大小電流用の導
体幅の差を小さくし高密度導体パターンを形成すること
が可能であり、従来と同様に大電流用の導体に大電流を
流すことができる。

（ヘ）実施例以下に図面に示しと実施例に基づいて本発明を詳細に
説明する。

第１図Ｄは本発明の混成集積回路の導体構造を示す要
部拡大斜視図であり、（１）は放熱性が優れ絶縁処理さ
れた金属性の基板、（６）（７）は銅箔より形成された
大電流、小電流用の導体、（２）は基板（１）と銅箔と
を接着させる接着性を有する絶縁樹脂層である。

次に本発明の混成集積回路の製造方法を説明する。

先ず第１図Ａに示す如く、混成集積回路基板（１）を
準備する。混成集積回路基板（１）としては金属、セラ
ミックス、ガラエポ等の基板があるが、銅箔の発熱を容
易に放熱することができる金属のアルミニウム基板を用
いるものとする。そのアルミニウム基板（１）の表面は
周知技術である陽極酸化によって絶縁処理をする。この
混成集積回路基板（１）の一主面に所望厚の銅箔（３）
を貼着する。銅箔（３）は接着性を有するエポキシ樹脂
等の絶縁樹脂層（２）を介して基板（１）に貼着され
る。このとき銅箔（３）の膜厚は大電流用の導体の膜厚
と同一にする。

次に第１図Ｂに示す如く、銅箔（３）の所定領域で銅
箔（３）の膜厚を異ならせる。銅箔（３）の膜厚を異な
らすことで膜厚の厚い領域を大電流用、薄い領域を小電
流用に用いる。即ち、大電流用の導体が形成される領域
にエッチングレジストを塗布し、小電流用の導体が形成
される領域のみを部分的にハーフエッチングする。小電
流用導体が形成される領域の部分的エッチングの深さは
小電流用の導体となるその表面まで行う。即ち、パター
ン設計で大、小電流用導体の膜厚t,t₁が夫々設定される
のでその差（ｔ−t₁）分だけエッチングすればよい。

本実施例では大電流用、小電流用の領域（４）（５）
に区画して説明するが、別に大小電流用の導体領域を区
画する必要性はなくランダムに形成することも可能であ
る。

次に第１図Ｃに示す如く、大小電流領域（４）（５）
の膜厚の異なった銅箔（３）上に感光性レジストをスプ
レー方式、ディブ及びロールコータ方式等を用いて塗布
し、大電流、小電流用の導体（６）（７）の所望パター
ンに露光・現像する（斜線領域部分）。

次に第１図Ｄに示す如く、銅箔（３）をエッチングす
ると、膜厚ｔの大電流領域（４）に大電流用の導体
（６）が、膜厚t₁の小電流領域（５）に小電流用の導体
（７）が形成される。

図示しないが一方の膜厚の厚い導体上にはパワートラ
ンジスタIC及びLSIチップ等の発熱を有する半導体素子
が固着され、他方の膜厚の薄い導体上にはチップコンデ
ンサ、チップ抵抗、及び小信号用トランジスタ等の発熱
性のない半導体素子が固着される。

上述した製造方法は夫々の導体（６）（７）の膜厚差
があまりない場合において有効であるが、大小電流用と
夫々の導体（６）（７）の膜厚差が著しく異なる場合に
は適応しない。以下に膜厚差が著しく異なる場合の製造
方法を説明する。

基板上に銅箔を貼着するまでは上述と同様であり説明
は省略する。

第２図Ａに示す如く、基板（１）上には絶縁樹脂層
（２）を介して所望の膜厚の銅箔（３）が貼着されてい
る。この銅箔（３）の膜厚ｔは大電流用導体の膜厚に設
定しておく。基板（１）上に銅箔（３）を貼着した後、
銅箔（３）全面にエッチング用のホトレジストを塗布
し、大電流用導体パターンに露光・現像する。すると大
電流用導体上のみにレジストが残される（斜線領域）。

次に第２図Ｂに示す如く、銅箔（３）をエッチングす
る。このときのエッチング深さは小電流用導体の表面、
即ち、膜厚t₁になるまで行う。その後、再度銅箔（３）
全面にエッチング用のホトレジストを塗布し、小電流用
導体及び大電流用導体（６）のパターンに露光・現像
し、第２図Ｃに示す如く、小電流用導体（７）となる領
域と大電流用導体（６）上のみにレジストを残した後
（斜線部分）、露出した銅箔の膜厚t₁をエッチング除去
すれば第２図Ｄに示す如く、大小電流容量の夫々の導体
（６）（７）差が著しい場合においても同一基板（１）
上に電流容量の異なる導体を形成することができる。
尚、ホトレジストを大電流用導体（６）上に塗布する場
合、最初のレジストは除去しておく方が好ましい。

上述した蝕刻工程をくり返して行えば同一基板上に
大、中及び小電流用の導体、即ち、電流容量の多動化に
対応した導体を形成することも可能である。

斯る本発明に依れば、同一基板上に選択して電流容量
の異なる導体を形成することができるので、基板の大き
さを変更せずにより大きさの異なった電流容量の導体を
形成することができる。

（ト）発明の効果以上に詳述した如く、本発明に依れば、同一基板上に
膜厚の異なる導体即ち、電流容量の異なる導体を形成す
ることができるため、従来と同一基板で電流容量の大き
い導体形成することができ、混成集積回路の小型化を容
易にすることができる。

また本発明では従来の製造工程をそのまま用いて製造
することができる利点を有する。

【図面の簡単な説明】

第１図Ａ乃至第１図Ｄは本発明の混成集積回路の導体の
製造方法を示す斜視図、第２図Ａ乃至第２図Ｄは他の製
造方法を示す斜視図、第３図は従来例を示す斜視図であ
る。（１）……混成集積回路基板、（２）……絶縁樹脂層、
（３）……銅箔、（４）（５）……大小電流領域、
（６）（７）……導体。

Claims

(57)【特許請求の範囲】

【請求項１】混成集積回路基板の一主面に所望膜厚の銅
箔を貼着し、前記基板の所定領域を前記銅箔の膜厚より
も薄くなるようにエッチングした後、前記膜厚の異なる
夫々の前記銅箔をエッチングして前記同一基板上に膜厚
の異なる導体を選択的に形成することを特徴とする混成
集積回路の製造方法。
【請求項２】前記銅箔の所定領域を部分的にエッチング
して前記銅箔の膜厚よりも薄くした後、前記膜厚の異な
る夫々の前記銅箔をエッチングして前記同一基板上に膜
厚の異なる導体を選択的に形成する請求項１記載の混成
集積回路の製造方法。
【請求項３】前記銅箔の膜厚を薄くするエッチングを少
なくとも１回以上行うことを特徴とする請求項１または
請求項２記載の混成集積回路の製造方法。
【請求項４】前記銅箔は、接着性を有する絶縁樹脂で接
着される請求項１、請求項２または請求項３記載の混成
集積回路の製造方法。