JP2705253B2 - 導体パターン形成方法と磁気ヘッドの製造方法 - Google Patents
導体パターン形成方法と磁気ヘッドの製造方法Info
- Publication number
- JP2705253B2 JP2705253B2 JP1292904A JP29290489A JP2705253B2 JP 2705253 B2 JP2705253 B2 JP 2705253B2 JP 1292904 A JP1292904 A JP 1292904A JP 29290489 A JP29290489 A JP 29290489A JP 2705253 B2 JP2705253 B2 JP 2705253B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- photoresist
- film
- pattern
- photoresist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Magnetic Heads (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔概 要〕 磁気ヘッド等に於けるウェハプロセスの厚膜フォトレ
ジストパターンを形成して厚い膜厚の導体パターンを形
成させる方法と、同方法を用いた磁気ヘッドの製造方法
に関し、 信頼性の高い垂直断面の厚膜パターンを形成すること
を目的とし、 基板に同一種類のフォトレジスト液を複数回積層塗布
して所望膜厚のフォトレジスト膜を形成し、フォトレジ
スト膜に同一マスクに依る複数回の露光と現像を繰り返
してパターニングを行い、基板のフォトレジスト膜が除
去されたレジスタパターンの部分に鍍金にて壁面の高さ
以下の所望膜厚の導体パターンを形成するように構成す
る。
ジストパターンを形成して厚い膜厚の導体パターンを形
成させる方法と、同方法を用いた磁気ヘッドの製造方法
に関し、 信頼性の高い垂直断面の厚膜パターンを形成すること
を目的とし、 基板に同一種類のフォトレジスト液を複数回積層塗布
して所望膜厚のフォトレジスト膜を形成し、フォトレジ
スト膜に同一マスクに依る複数回の露光と現像を繰り返
してパターニングを行い、基板のフォトレジスト膜が除
去されたレジスタパターンの部分に鍍金にて壁面の高さ
以下の所望膜厚の導体パターンを形成するように構成す
る。
本発明は、磁気ヘッド等に於けるウェハプロセスの厚
膜フォトレジストパターンを形成して厚い膜厚の導体パ
ターンを形成させる方法と、同方法を用いた磁気ヘッド
の製造方法に関する。
膜フォトレジストパターンを形成して厚い膜厚の導体パ
ターンを形成させる方法と、同方法を用いた磁気ヘッド
の製造方法に関する。
近年の薄膜磁気ヘッドの微小化並びに高性能化に伴っ
て、例えば外部電気回路と導通する端子層等はより厚く
より垂直な断面形状が要望され、これに対応出来る厚膜
フォトレジストパターンの成形方法の提供が要望されて
いる。
て、例えば外部電気回路と導通する端子層等はより厚く
より垂直な断面形状が要望され、これに対応出来る厚膜
フォトレジストパターンの成形方法の提供が要望されて
いる。
本発明が適用される例えば薄膜磁気ヘッド１は、第２
図（ａ）の斜視図に示す如く浮上面2aを有するセラミッ
ク等の構造体２の端面に、半導体同様のプロセスに依っ
て読取り書込用の薄膜素子３を形成している。
図（ａ）の斜視図に示す如く浮上面2aを有するセラミッ
ク等の構造体２の端面に、半導体同様のプロセスに依っ
て読取り書込用の薄膜素子３を形成している。
薄膜素子３と外部電気回路（図示省略）との接続は、
同図及び同図（ｂ）に示す同図（ａ）のＡ−Ａ断面図の
如く、薄膜素子３のリード3aの端部に形成された端子４
を介して行われる。
同図及び同図（ｂ）に示す同図（ａ）のＡ−Ａ断面図の
如く、薄膜素子３のリード3aの端部に形成された端子４
を介して行われる。
第３図の説明図でその形成方法を述べる。
先ず同図（ａ）に示す如くセラミック等の基板５の上
に鍍金用導電層６を形成した後、その上にフォトレジス
ト液を塗布し、乾燥してフォトレジスト膜７を形成す
る。
に鍍金用導電層６を形成した後、その上にフォトレジス
ト液を塗布し、乾燥してフォトレジスト膜７を形成す
る。
この時のフォトレジスト膜７の厚さは約15μｍが限度
である。
である。
次に同図（ｂ）に示す如く、露光、現像、水洗、乾燥
処理に依って不要部分のレジストを除去してレジスタパ
ターン８を得る。
処理に依って不要部分のレジストを除去してレジスタパ
ターン８を得る。
そして同図（ｃ）に示す如く、レジストパターン８が
形成された基板５の鍍金用導電層６に例えば銅鍍金で50
〜100μｍの厚さの端子４を形成する。
形成された基板５の鍍金用導電層６に例えば銅鍍金で50
〜100μｍの厚さの端子４を形成する。
そして次に同図（ｄ）に示す如く、レジスタ膜７を除
去した後、真空蒸着或いはスパッタリング等の真空成膜
方法で、端子４を含む所望部分に例えばアルミナのオー
バーコート層９を形成する。
去した後、真空蒸着或いはスパッタリング等の真空成膜
方法で、端子４を含む所望部分に例えばアルミナのオー
バーコート層９を形成する。
上記の方法で形成した端子は、フォトレジスト膜厚が
端子の厚さに比して極端に薄く、端子の断面形状は第３
図（ｃ）に示す如くきのこ状になる。
端子の厚さに比して極端に薄く、端子の断面形状は第３
図（ｃ）に示す如くきのこ状になる。
この為に、同図（ｄ）のように端子の上にオーバーコ
ート層を形成すると、裾の部分が影となってアルミナが
付着せずに空洞10を生じる。
ート層を形成すると、裾の部分が影となってアルミナが
付着せずに空洞10を生じる。
薄膜磁気ヘッドを作る為には、パターン形成後１点鎖
線Ｘのライン迄水平に研磨して端子４を露出すると共
に、１点鎖線Ｙのラインで垂直に切断する作業を行う。
線Ｘのライン迄水平に研磨して端子４を露出すると共
に、１点鎖線Ｙのラインで垂直に切断する作業を行う。
すると、空洞10の部分のオーバーコート層の基板に対
する付着面積が少ない為に、１点鎖線Ｙのラインで切断
する際にオーバーコート層の9aの部分が欠けてしまうと
言う問題点があった。
する付着面積が少ない為に、１点鎖線Ｙのラインで切断
する際にオーバーコート層の9aの部分が欠けてしまうと
言う問題点があった。
この解決の為に、厚膜対応のフォトレジスト液の使用
が考えられるが、膜厚50〜100μｍで且つパターン精度
５〜10μｍを満足出来るものは無い。
が考えられるが、膜厚50〜100μｍで且つパターン精度
５〜10μｍを満足出来るものは無い。
本発明は、信頼性の高い垂直断面の厚膜パターン（端
子）を形成することを目的とするものである。
子）を形成することを目的とするものである。
上記目的を達成する為に、本発明に於いては、第１図
の説明図に示す如く、パターン形成面である基板５にフ
ォトレジスト液を塗布し、乾燥させる第１ステップと、
前記第１ステップを同一種類のフォトレジスト液を用い
て複数回繰り返し行い、所望の膜厚に積層されたフォト
レジスト膜11を形成する第２ステップと、前記フォトレ
ジスト膜11に露光と現像を複数回繰り返し、垂直な断面
形状の壁面が形成されるように前記フォトレジスト膜11
を除去してパターニングを行い、レジストパターン12を
形成する第３ステップと、前記レジスタパターン12に鍍
金にて前記壁面の高さ以下の膜厚の導体パターン13を形
成する第４ステップと、を少なくとも有してなる導体パ
ターン形成方法である。
の説明図に示す如く、パターン形成面である基板５にフ
ォトレジスト液を塗布し、乾燥させる第１ステップと、
前記第１ステップを同一種類のフォトレジスト液を用い
て複数回繰り返し行い、所望の膜厚に積層されたフォト
レジスト膜11を形成する第２ステップと、前記フォトレ
ジスト膜11に露光と現像を複数回繰り返し、垂直な断面
形状の壁面が形成されるように前記フォトレジスト膜11
を除去してパターニングを行い、レジストパターン12を
形成する第３ステップと、前記レジスタパターン12に鍍
金にて前記壁面の高さ以下の膜厚の導体パターン13を形
成する第４ステップと、を少なくとも有してなる導体パ
ターン形成方法である。
又、読取り又は／及び書込み用の素子のリードの端子
13を有する磁気ヘッドの製造方法において、基板５に導
体パターン13を形成する前記導体パターン形成方法の第
１ステップ〜第４ステップと、更に、前記フォトレジス
ト膜11を除去した後、前記導体パターン13の周囲にオー
パコート層14を形成する第５ステップと、前記導体パタ
ーン13の一部を露出させる第６ステップと、を少なくと
も有してなり、前記リードの端子13を形成するようにし
た磁気ヘッドの製造方法である。
13を有する磁気ヘッドの製造方法において、基板５に導
体パターン13を形成する前記導体パターン形成方法の第
１ステップ〜第４ステップと、更に、前記フォトレジス
ト膜11を除去した後、前記導体パターン13の周囲にオー
パコート層14を形成する第５ステップと、前記導体パタ
ーン13の一部を露出させる第６ステップと、を少なくと
も有してなり、前記リードの端子13を形成するようにし
た磁気ヘッドの製造方法である。
同一種類のフォトレジスト液を複数回積層塗布するこ
とで、厚い所望の膜厚のフォトレジスト層が形成され
る。
とで、厚い所望の膜厚のフォトレジスト層が形成され
る。
このフォトレジスト層に形成された厚膜のレジストパ
ターンに壁面の高さ以下の膜厚に鍍金を行うことで断面
形状垂直の厚膜のパターンが得られる。
ターンに壁面の高さ以下の膜厚に鍍金を行うことで断面
形状垂直の厚膜のパターンが得られる。
第１図は本発明の一実施例である。
全図を通じて同一部分には同一符号を付して示した。
本発明に於いては、第１図（ａ）〜（ｄ）の説明図に
示す如く、基板５に同一種類のフォトレジスト液を複数
回積層塗布して所望膜厚のフォトレジスト膜11を形成
し、フォトレジスト膜11に同一マスクに依る複数回の露
光と現像を繰り返してパターニングを行い、基板５のフ
ォトレジスト膜11が除去されたレジストパターン12の部
分に壁面の高さ以下の膜厚に鍍金して所望膜厚の導体パ
ターン13を形成するようにしたものである。
示す如く、基板５に同一種類のフォトレジスト液を複数
回積層塗布して所望膜厚のフォトレジスト膜11を形成
し、フォトレジスト膜11に同一マスクに依る複数回の露
光と現像を繰り返してパターニングを行い、基板５のフ
ォトレジスト膜11が除去されたレジストパターン12の部
分に壁面の高さ以下の膜厚に鍍金して所望膜厚の導体パ
ターン13を形成するようにしたものである。
即ち、同図（ａ）に示す如く、先ずセラミック等の基
板５の上に鍍金用導電層６を形成した後、その上にフォ
トレジスト液を塗布し乾燥して第１のフォトレジスト膜
11aを形成する。
板５の上に鍍金用導電層６を形成した後、その上にフォ
トレジスト液を塗布し乾燥して第１のフォトレジスト膜
11aを形成する。
この時のフォトレジスト膜11aの厚さは約15μｍが限
度である。
度である。
次に、このフォトレジスト膜11aの上に同一種類のフ
ォトレジスト液を塗布し、乾燥して第２のフォトレジス
ト膜11bを形成する。
ォトレジスト液を塗布し、乾燥して第２のフォトレジス
ト膜11bを形成する。
この時のフォトレジスト膜11bの厚さは約35μｍであ
る。
る。
そして更にこのフォトレジスト膜11bの上に同一種類
のフォトレジスト液を塗布し、乾燥して第３のフォトレ
ジスト膜11cを形成する。
のフォトレジスト液を塗布し、乾燥して第３のフォトレ
ジスト膜11cを形成する。
この時のフォトレジスト膜11bの厚さは約40μｍであ
って、全体のフォトレジスト11の膜厚は90μｍと所望の
厚さになる。
って、全体のフォトレジスト11の膜厚は90μｍと所望の
厚さになる。
更に膜厚が必要ならば、この工程を繰り返すことで、
任意に得られる。
任意に得られる。
所望の膜厚のフォトレジスト層11が形成されたら、次
に同図（ｂ）に示す如く同一マスクに依る複数回の露光
と現像、水洗、乾燥処理を繰り返してパターニングを行
い、垂直な断面形状を有するレジストパターン12を得
る。
に同図（ｂ）に示す如く同一マスクに依る複数回の露光
と現像、水洗、乾燥処理を繰り返してパターニングを行
い、垂直な断面形状を有するレジストパターン12を得
る。
そして同図（ｃ）に示す如く、レジストパターン12が
形成された基板５の鍍金用導電６に対して例えば銅鍍金
で50〜100μｍのレジストパターン12の壁面の高さ以下
の厚さの導体パターン13を形成する。
形成された基板５の鍍金用導電６に対して例えば銅鍍金
で50〜100μｍのレジストパターン12の壁面の高さ以下
の厚さの導体パターン13を形成する。
そして更に同図（ｄ）に示す如く、レジスト膜11を除
去した後に、真空蒸着或いはスパッタリング等の真空成
膜方法で、導体パターン（端子）13を含む所要部分に例
えばアルミナのオーバーコート層14を形成する。
去した後に、真空蒸着或いはスパッタリング等の真空成
膜方法で、導体パターン（端子）13を含む所要部分に例
えばアルミナのオーバーコート層14を形成する。
然る後、薄膜磁気ヘッド形成の為に従来技術同様に１
点鎖線Ｘのライン迄研磨して端子13を露出すると共に１
点鎖線Ｙのラインで切断する。
点鎖線Ｘのライン迄研磨して端子13を露出すると共に１
点鎖線Ｙのラインで切断する。
以上の如く、銅鍍金等で50〜100μｍの厚さの端子13
を形成する際に、レジストパターン12の膜厚は十分であ
って且つその断面形状は垂直であり、端子13はきのこ状
になることは無い。
を形成する際に、レジストパターン12の膜厚は十分であ
って且つその断面形状は垂直であり、端子13はきのこ状
になることは無い。
この為にＹのラインでオーバーコート層14を切断して
も、オーバーコート層14が欠けることは無い。
も、オーバーコート層14が欠けることは無い。
尚、上記説明は本発明を薄膜磁気ヘッドの端子成形に
適用することで行ったが、端子成形工程に限られるもの
では無く、他の厚膜フォトレジストに依る垂直な断面形
状の形成を要する工程にも適用が可能である。
適用することで行ったが、端子成形工程に限られるもの
では無く、他の厚膜フォトレジストに依る垂直な断面形
状の形成を要する工程にも適用が可能である。
本発明の導体パターン形成方法を薄膜磁気ヘッドの製
造方法に適用することで、垂直断面の端子を形成するこ
とが可能となり、信頼性の高い製品が得られる等、経済
上及び産業上に多大の効果を奏する。
造方法に適用することで、垂直断面の端子を形成するこ
とが可能となり、信頼性の高い製品が得られる等、経済
上及び産業上に多大の効果を奏する。
第１図（ａ）〜（ｄ）は本発明の一実施例の導体パター
ン形成方法の説明図、 第２図（ａ）は薄膜磁気ヘッドの斜視図、 第２図（ｂ）は同図（ａ）のＡ−Ａ断面図、 第３図（ａ）〜（ｄ）は従来のフォトレジストパターン
形成方法に依る端子の形成方法の説明図である。 図に於いて、 １は薄膜磁気ヘッド、２は構造体、 ３は薄膜素子、3aはリード、 ４は端子、５は基板、 ６は鍍金用導電層、 ７、11はフォトレジスト膜、 ８、12はレジストパターン、 ９、14はオーバーコート層、 10は空洞、13は導体パターン（端子）、 11aは第１のフォトレジスト膜、 11bは第２のフォトレジスト膜、 11cは第３のフォトレジスト膜である。
ン形成方法の説明図、 第２図（ａ）は薄膜磁気ヘッドの斜視図、 第２図（ｂ）は同図（ａ）のＡ−Ａ断面図、 第３図（ａ）〜（ｄ）は従来のフォトレジストパターン
形成方法に依る端子の形成方法の説明図である。 図に於いて、 １は薄膜磁気ヘッド、２は構造体、 ３は薄膜素子、3aはリード、 ４は端子、５は基板、 ６は鍍金用導電層、 ７、11はフォトレジスト膜、 ８、12はレジストパターン、 ９、14はオーバーコート層、 10は空洞、13は導体パターン（端子）、 11aは第１のフォトレジスト膜、 11bは第２のフォトレジスト膜、 11cは第３のフォトレジスト膜である。
Claims (2)
- 【請求項１】パターン形成面にフォトレジスト液を塗布
し、乾燥させる第１ステップと、 前記第１ステップを同一種類のフォトレジスト液を用い
て複数回繰り返し行い、所望の膜厚に積層されたフォト
レジスト膜を形成する第２ステップと、 前記フォトレジスト膜に露光と現像を複数回繰り返し、
垂直な断面形状の壁面が形成されるように前記フォトレ
ジスト膜を除去してパターニングを行い、レジストパタ
ーンを形成する第３ステップと、 前記レジストパターンに鍍金にて前記壁面の高さ以下の
膜厚の導体パターンを形成する第４ステップと、 を少なくとも有してなることを特徴とする導体パターン
形成方法。 - 【請求項２】読取り又は／及び書込み用の素子のリード
の端子を有する磁気ヘッドの製造方法において、 パターン形成面にフォトレジスト液を塗布し、乾燥させ
る第１ステップと、 前記第１ステップを同一種類のフォトレジスト液を用い
て複数回繰り返し行い、所望の膜厚に積層されたフォト
レジスト膜を形成する第２ステップと、 前記フォトレジスト膜に露光と現像を複数回繰り返し、
垂直な断面形状の壁面が形成されるように前記フォトレ
ジスト膜を除去してパターニングを行い、レジストパタ
ーンを形成する第３ステップと、 前記レジストパターンに鍍金にて前記壁面の高さ以下の
膜厚の導体パターンを形成する第４ステップと、 前記フォトレジスト膜を除去した後、前記導体パターン
の周囲にオーパコート層を形成する第５ステップと、 前記導体パターンの一部を露出させる第６ステップと、 を少なくとも有してなり、 前記リードの端子を形成することを特徴とする磁気ヘッ
ドの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1292904A JP2705253B2 (ja) | 1989-11-10 | 1989-11-10 | 導体パターン形成方法と磁気ヘッドの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1292904A JP2705253B2 (ja) | 1989-11-10 | 1989-11-10 | 導体パターン形成方法と磁気ヘッドの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03154214A JPH03154214A (ja) | 1991-07-02 |
| JP2705253B2 true JP2705253B2 (ja) | 1998-01-28 |
Family
ID=17787903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1292904A Expired - Fee Related JP2705253B2 (ja) | 1989-11-10 | 1989-11-10 | 導体パターン形成方法と磁気ヘッドの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2705253B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0512624A (ja) * | 1991-01-28 | 1993-01-22 | Alps Electric Co Ltd | ボンデイングパツドの形成方法 |
| GB9503600D0 (en) * | 1995-02-23 | 1995-04-12 | Engineering And Physical Scien | Deep pattern micro-lithography |
| US6316282B1 (en) | 1999-08-11 | 2001-11-13 | Adc Telecommunications, Inc. | Method of etching a wafer layer using multiple layers of the same photoresistant material |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5938918A (ja) * | 1982-08-25 | 1984-03-03 | Matsushita Electric Ind Co Ltd | 薄膜磁気ヘツドのリ−ド形成方法 |
| JPS60246013A (ja) * | 1984-05-18 | 1985-12-05 | Fujitsu Ltd | 薄膜磁気ヘツドの製造方法 |
| JPS62145703A (ja) * | 1985-12-20 | 1987-06-29 | Citizen Watch Co Ltd | 金属薄膜コイルの製造方法 |
-
1989
- 1989-11-10 JP JP1292904A patent/JP2705253B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5938918A (ja) * | 1982-08-25 | 1984-03-03 | Matsushita Electric Ind Co Ltd | 薄膜磁気ヘツドのリ−ド形成方法 |
| JPS60246013A (ja) * | 1984-05-18 | 1985-12-05 | Fujitsu Ltd | 薄膜磁気ヘツドの製造方法 |
| JPS62145703A (ja) * | 1985-12-20 | 1987-06-29 | Citizen Watch Co Ltd | 金属薄膜コイルの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03154214A (ja) | 1991-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4430365A (en) | Method for forming conductive lines and vias | |
| EP0145862B1 (en) | Metallization of a ceramic substrate | |
| EP0083397B1 (en) | Methods of forming electronic microcircuits | |
| US3423260A (en) | Method of making a thin film circuit having a resistor-conductor pattern | |
| JPH053159B2 (ja) | ||
| US3615949A (en) | Crossover for large scale arrays | |
| US4298436A (en) | Method of forming insulated conductors in a conductive medium and article thus formed | |
| JP2664408B2 (ja) | 混成集積回路の製造方法 | |
| JP2705253B2 (ja) | 導体パターン形成方法と磁気ヘッドの製造方法 | |
| EP0046165A2 (en) | Method of fabrication of planar bubble domain device structures | |
| JPS6155797B2 (ja) | ||
| JPH0380410A (ja) | 薄膜磁気ヘッドおよびその製造方法 | |
| GB2184606A (en) | Method of producing metallic thin film coil | |
| JPH07297590A (ja) | 同軸構造の配線の形成方法 | |
| JP2664409B2 (ja) | 混成集積回路の製造方法 | |
| JPH0293081A (ja) | 多層膜のエッチング法 | |
| JPS5827664B2 (ja) | 平坦表面を有する装置の製造方法 | |
| JP2699924B2 (ja) | セラミック基板及びその製造方法 | |
| JPH03142466A (ja) | 半導体装置の製造方法及びそれに用いられるマスク | |
| JPH07130568A (ja) | 薄膜コイルの製造方法 | |
| JP2644847B2 (ja) | 多層配線基板及びその製造方法 | |
| JPH0348498B2 (ja) | ||
| JP2809274B2 (ja) | 半導体装置の製造方法 | |
| JPS6046049A (ja) | 半導体装置の製造方法 | |
| JP2742298B2 (ja) | 薄膜磁気ヘッド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |