JPS5827664B2 - 平坦表面を有する装置の製造方法 - Google Patents
平坦表面を有する装置の製造方法Info
- Publication number
- JPS5827664B2 JPS5827664B2 JP52004049A JP404977A JPS5827664B2 JP S5827664 B2 JPS5827664 B2 JP S5827664B2 JP 52004049 A JP52004049 A JP 52004049A JP 404977 A JP404977 A JP 404977A JP S5827664 B2 JPS5827664 B2 JP S5827664B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- conductive
- photoresist
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
本発明は、貫通孔に隣接したプレーナ表面を有する大規
模集積（ＬＳＩ）回路装置の製造方法に係る。
模集積（ＬＳＩ）回路装置の製造方法に係る。
従来のＬＳＩ回路装置の表面は不規則的で平坦でなくこ
のためにこのような装置を積重ねたり相互接続すること
は非常に困難であった。
のためにこのような装置を積重ねたり相互接続すること
は非常に困難であった。
又この不規則性のため、装置の所定表面に形成され得る
導体の数が制限を受けてきた。
導体の数が制限を受けてきた。
本発明はこれを解決するものであって以下これについて
述べる。
述べる。
基板に第１導電層が附着されそしてこの導電層上に絶縁
層が附着される。
層が附着される。
絶縁層は金属でマスクされそしてこの金属マスク上に貫
通孔の軟量が規定される。
通孔の軟量が規定される。
エツチングにより絶縁層に貫通孔が位置ぎめされる。
第２の導電層が金属マスク上及び貫通孔内に附着される
。
。
最後に、金属マスク及びこの上に形成されている第２の
導電層の部分が同時に除去（リフト・オフ）され、平坦
な表面の装置を生じる。
導電層の部分が同時に除去（リフト・オフ）され、平坦
な表面の装置を生じる。
第１図及び第２図を参照するに、貫通孔に隣接した不規
則な表面を有する従来のＬＳＩ装置が示されている。
則な表面を有する従来のＬＳＩ装置が示されている。
装置２の基板４上には８１０２の如き絶縁層６が形成さ
れ更に絶縁層６上には金属層８が形成されている。
れ更に絶縁層６上には金属層８が形成されている。
第２の絶縁層である５ｉ０２層１０が層８上に形成され
そして化学エツチングにより貫通孔９が形成される。
そして化学エツチングにより貫通孔９が形成される。
絶縁層の上側表面の貫通孔の横方向の寸法ばＷｌであり
下側表面の寸法ばＷ２でありテーパー状となっている。
下側表面の寸法ばＷ２でありテーパー状となっている。
このテーバ−状の貫通孔は化学的エツチング工程により
生じる。
生じる。
金属層１２が絶縁層１０及び貫通孔９内に附着され、層
１２は層１０の輪郭に従った形状を呈する。
１２は層１０の輪郭に従った形状を呈する。
貫通孔の傾斜壁の部分１４及び１６では導電材料の厚さ
が薄いために接点接触の際に問題を生じる。
が薄いために接点接触の際に問題を生じる。
即ち、導電性材料の厚さが薄いために、これらの部分の
抵抗は所望の値より大きくなりこれにより導電性材料の
破断が生じる。
抵抗は所望の値より大きくなりこれにより導電性材料の
破断が生じる。
導電性パターン１８は層１２から不要の部分をエツチン
グ除去することにより装置２の表面に形成される。
グ除去することにより装置２の表面に形成される。
導体パターン１８の寸法はＷ２であり、これは絶縁層１
０の底表面に形成された貫通孔の寸法Ｗ２と等しい。
０の底表面に形成された貫通孔の寸法Ｗ２と等しい。
こうなるのは、部分１４及び１６に関して上に述べた接
点問題による。
点問題による。
従って、導体１８はこれらの部分に接続しない。
導体１８相互間の間隔は隣接し合う貫通孔の金属部分で
ある上側部分間の寸法Ｗ３により限定される。
ある上側部分間の寸法Ｗ３により限定される。
従って、このような装置の所定面積に形成され得る導体
の数は、貫通孔の上側の寸法Ｗ１及び各貫通孔相互間の
間隔Ｗ３によって制限される。
の数は、貫通孔の上側の寸法Ｗ１及び各貫通孔相互間の
間隔Ｗ３によって制限される。
又、装置２のの不規則表面形状に基づき、寸法及び厚さ
を増大することなく層８，１０，１２を順次幾つかグル
ープとして重ねてｎ金属レベル（ｎ＝２．３・・・・・
・）を達成することは非常に困難である。
を増大することなく層８，１０，１２を順次幾つかグル
ープとして重ねてｎ金属レベル（ｎ＝２．３・・・・・
・）を達成することは非常に困難である。
このため従来は金属レベルが増大すると導電パターンの
数は次第に減少していた。
数は次第に減少していた。
従って、このような装置２を積層し接着して所望の回路
構成を達成することは殆んど不可能であった。
構成を達成することは殆んど不可能であった。
第３図及び第４図を参照するに、本発明に従い貫通孔に
隣接して平坦な表面を有するＬＳＩ装置２０が示されて
いる。
隣接して平坦な表面を有するＬＳＩ装置２０が示されて
いる。
本発明に従う装置２０は従来の装置２と比べて同じ面積
当り２倍の導体を形成することができる。
当り２倍の導体を形成することができる。
これはその表面が平坦であるためである。
装置２０は基板２２を有し、これは導電性材料若しくは
非導電性材料でよい。
非導電性材料でよい。
説明の便宜上基板２２はシリコンであるとする。
例えばＳ ｔ ０２の如き絶縁層２４が基板２２の上に
形成される。
形成される。
基板２２が非導電性材料の場合には絶縁層を省略するこ
とができる。
とができる。
例えば金属の如き導電層が絶縁物層２４の上に形成され
そして更に５ｉｎ２の如き絶縁層２８が第２絶縁層とし
てこの上に形成される。
そして更に５ｉｎ２の如き絶縁層２８が第２絶縁層とし
てこの上に形成される。
貫通孔が例えば反応性イオン・エツチング技法により層
２８に形成されそして導電性金属パターン層３２が層２
８上及び貫通孔３０内に附着される。
２８に形成されそして導電性金属パターン層３２が層２
８上及び貫通孔３０内に附着される。
装置２０の上面に通常の必要な部分のみを残すエツチン
グ若しくはリフト・オフ技法により複数の導体３４が装
置２０の上面に形成されるように層３２上で写真パター
ンが現像される。
グ若しくはリフト・オフ技法により複数の導体３４が装
置２０の上面に形成されるように層３２上で写真パター
ンが現像される。
導体の巾は、第２図の貫通孔９の下側の寸法Ｗ２と同じ
である貫通孔３０の巾Ｗ２によって決定されることが明
らかである。
である貫通孔３０の巾Ｗ２によって決定されることが明
らかである。
各貫通孔及び導体相互間の間隔ばＷ３であり、これは第
２図の貫通孔相互間の寸法Ｗ３と等しい。
２図の貫通孔相互間の寸法Ｗ３と等しい。
第２図及び第４図を参照するに、従来の装置２及び本発
明の装置２０を同じ面積について比較すると、本発明の
装置２０では３本の導体が形成され、一方従来の装置２
では２本の導体が形成される。
明の装置２０を同じ面積について比較すると、本発明の
装置２０では３本の導体が形成され、一方従来の装置２
では２本の導体が形成される。
これは本発明の装置２０は平坦な表面又、上側及び下側
の寸法が等しい貫通孔を有していて、所定の表面積当り
従来に比べて導体実装密度が高くしかも秀れた相互接続
状態を呈しているためである。
の寸法が等しい貫通孔を有していて、所定の表面積当り
従来に比べて導体実装密度が高くしかも秀れた相互接続
状態を呈しているためである。
このように装置２０の表面が平坦であるために、寸法及
び厚さの等しい層２６゜２８．３０及び３２の如き層の
幾つかのグループが互いに積重ねられてｎ（ｎ＝２．３
．・・・・・・）レベルの金属導体積層構造を構成でき
ることが明らかである。
び厚さの等しい層２６゜２８．３０及び３２の如き層の
幾つかのグループが互いに積重ねられてｎ（ｎ＝２．３
．・・・・・・）レベルの金属導体積層構造を構成でき
ることが明らかである。
装置２０の如き装置は、従来の不規則表面形状を有する
装置２に比べて非常に容易に積層され且つ互いに接着さ
れることができる。
装置２に比べて非常に容易に積層され且つ互いに接着さ
れることができる。
金属層２６は、所望の相互接続パターンに依存して隣接
する貫通孔相互間で延びてもよく延びなくてもよい。
する貫通孔相互間で延びてもよく延びなくてもよい。
層２６が隣接する貫通孔相互間で延びていない場合には
、この隣接する貫通孔相互間の表面形状は領域Ｗ３に於
て不規則である。
、この隣接する貫通孔相互間の表面形状は領域Ｗ３に於
て不規則である。
装置２０を積層し接続する際にこれによる影響が生じる
かも知れないがこれは殆んど実害がない。
かも知れないがこれは殆んど実害がない。
例数ならば、相互接続は、貫通孔が形成されている場合
に対応する表面領域でなされるからである。
に対応する表面領域でなされるからである。
第５Ａ−５Ｎ図を参照するに、ＬＳＩ装置２０を製造す
る工程が示されている。
る工程が示されている。
第５Ａ図は基板３６を示している。
この基板は、最終的なＬＳＩ装置がアース平面層として
用いられるか若しくはＸ−Ｙ平面層として用いられるか
に依存して導電性材料であってもよく、非導電性材料で
あってもよい。
用いられるか若しくはＸ−Ｙ平面層として用いられるか
に依存して導電性材料であってもよく、非導電性材料で
あってもよい。
基板３６が導電性である場合の材料の例はシリコンであ
る。
る。
他方基板３６が非導電性である場合の材料はセラミック
若しくはガラス等である。
若しくはガラス等である。
もしも基板３６が導電性材料で形成されると、第５Ｂ図
に示す如く、絶縁層３８が、スパッタリング、ＯＤＶ若
しくは蒸着により基板３６上に形成される。
に示す如く、絶縁層３８が、スパッタリング、ＯＤＶ若
しくは蒸着により基板３６上に形成される。
絶縁層としてば５ｉ０２が好ましいが、例えばＳ ｉ３
Ｎ４の如き他の絶縁物層でもよい。
Ｎ４の如き他の絶縁物層でもよい。
絶縁層３８は２０００人−１ミクロンの厚さを有し得る
。
。
もしも基板３６が非導電性であるならば、絶縁層３８を
省略してよい。
省略してよい。
次に第５Ｃ図に示される如く、層３８の上に導電金属層
４０が蒸着若しくはスパッタされる。
４０が蒸着若しくはスパッタされる。
アルミニウムが好ましいが、銅の如き他の金属を用いて
よい。
よい。
層４０の厚さは５０００人〜２ミクロンのオーダである
。
。
次に第５Ｄ図で示されている如く、第２絶縁物層である
Ｓｉｎ、、が２０００人〜１ミクロンの厚さ迄層４０上
にスパッタされる。
Ｓｉｎ、、が２０００人〜１ミクロンの厚さ迄層４０上
にスパッタされる。
第５Ｅ図に示される如く、例えばポジティブ・フォトレ
ジストの如きマスク層４４が１〜２ミクロンのオーダの
厚さ迄層４２上に蒸着される。
ジストの如きマスク層４４が１〜２ミクロンのオーダの
厚さ迄層４２上に蒸着される。
例えば電子ビーム用レジストの如き他の適切なレジスト
を用いることができる。
を用いることができる。
次に第５Ｆ図に示す如く、保護金属マスク層４６が１０
００〜５０００人のオーダの厚さ迄層４４の上に蒸着若
しくはスパッタされる。
００〜５０００人のオーダの厚さ迄層４４の上に蒸着若
しくはスパッタされる。
この層４６はアルミニウム若しくは銅でよい。
次いで、第５Ｇ図に示されている如く、フ第１・レジス
トのマスク層４８が５０００λ〜１．５．ミクロンの厚
さ迄層４６上に蒸着される。
トのマスク層４８が５０００λ〜１．５．ミクロンの厚
さ迄層４６上に蒸着される。
第５Ｈ図に示す如く、フォトレジスト・マスク層４８
＋ｄ、貫通孔を設ける領域を限定するため紫外線若しく
は電子ビームにより露光され現像される。
＋ｄ、貫通孔を設ける領域を限定するため紫外線若しく
は電子ビームにより露光され現像される。
次に第５■図に示す如く、Ａ１層４６は領域５０の部分
を化学的に食刻され、フォトレジスト層４４の表面に迄
延びる貫通孔５２を生じる。
を化学的に食刻され、フォトレジスト層４４の表面に迄
延びる貫通孔５２を生じる。
化学食刻液は燐酸及び硝酸の混合物の如きものでよい。
次いで、第５Ｊ図に示す如く、フォトレジスト層４４の
限定領域及びマスク層４８はアルミニウムを侵さない食
刻液により食刻され絶縁層４２の表面に迄延びる貫通孔
を形成する。
限定領域及びマスク層４８はアルミニウムを侵さない食
刻液により食刻され絶縁層４２の表面に迄延びる貫通孔
を形成する。
代表的には例えば酸素の如き反応性イオン食刻が用いら
れる。
れる。
次に、第５に図に示す如くに、絶縁層４２の限定領域は
アルミニウムを侵さない食刻液により食刻される。
アルミニウムを侵さない食刻液により食刻される。
例えばＣＦ４の如き反応性イオン食刻が食刻液として適
切である。
切である。
次いで第４Ｌ図に示す如く、導電性金属層５８が金属層
４６上にそして貫通孔５６内に蒸着又はスパッタされ、
貫通孔内に形成された金属層６０及び層４６上の層５８
は絶縁物層４２とほぼ同じ厚さである。
４６上にそして貫通孔５６内に蒸着又はスパッタされ、
貫通孔内に形成された金属層６０及び層４６上の層５８
は絶縁物層４２とほぼ同じ厚さである。
従って層５８及び６０の厚さは２０００人〜１ミクロン
である。
である。
第５Ｍ図に示す如く、金属層４６及び５８についてのリ
フト・オフは、アセトン等によりフォトレジスト層４４
を溶解することにより行なわれる。
フト・オフは、アセトン等によりフォトレジスト層４４
を溶解することにより行なわれる。
層４６及び５８は層４４の上に形成されているので層４
４を除去すると層４６及び５８も除去される。
４を除去すると層４６及び５８も除去される。
最後に第５Ｎ図に示す如く、アルミニウム等の導電性金
属層６２が絶縁層４２及び金属部分６０の上に蒸着され
て第３図の如きＬＳＩ装置２０を生じる。
属層６２が絶縁層４２及び金属部分６０の上に蒸着され
て第３図の如きＬＳＩ装置２０を生じる。
第４図に関して述べた如く、フォトレジスト層が層６２
上に耐着されてもよく、そして適切な写真的技術により
、第４図に示されたと同様の導電性パターンと同様なパ
ターンを限定するよう露光され現像される。
上に耐着されてもよく、そして適切な写真的技術により
、第４図に示されたと同様の導電性パターンと同様なパ
ターンを限定するよう露光され現像される。
次に導体が限定されていない領域は導電性パターンを生
じる為化学的食刻液又は簡単なリフト・オフ工程若しく
は反応性イオン食刻技術により食刻除去される。
じる為化学的食刻液又は簡単なリフト・オフ工程若しく
は反応性イオン食刻技術により食刻除去される。
第６図は、装置２０が集積回路チップ若しくは他の補助
的装置と共に利用され得る例を示している。
的装置と共に利用され得る例を示している。
一つの装置２０は集積回路チップ６２へ装着され一方性
の装置２０はチップ相互接続キャリアに接続されている
。
の装置２０はチップ相互接続キャリアに接続されている
。
装置６２及び６４は装置２０及びハンダ接続６６及び６
３により相互接続される。
３により相互接続される。
本発明のプレーナＬＳＩ装置２０を用いて他の集積回路
接続が達成され得ることば明らかである。
接続が達成され得ることば明らかである。
第１図は従来のＬＳＩ装置を示す第２図の線１−１に沿
って得られる装置を示す。 第２図は上記ＬＳＩ装置を示す図、第３図は本発明に従
うＬＳＩ装置の線３−３に沿って得られる図、第４図は
本発明に従うＬ Ｓ Ｉ装置を示す。 第５Ａ図乃至第５Ｎ図は、平坦な表面を有する大規模集
積装置を形成するための本発明に従う処理工程を示す図
である。 第６図は本発明に従うＬＳＩ装置が如何にして他のモノ
リシック装置に相互接続されるかを示す図である。 ２２・・・・・・基板、２４・・・・・・絶縁物層、２
６・・・・・・金属層、 ２８・・・・・・絶縁物層。
って得られる装置を示す。 第２図は上記ＬＳＩ装置を示す図、第３図は本発明に従
うＬＳＩ装置の線３−３に沿って得られる図、第４図は
本発明に従うＬ Ｓ Ｉ装置を示す。 第５Ａ図乃至第５Ｎ図は、平坦な表面を有する大規模集
積装置を形成するための本発明に従う処理工程を示す図
である。 第６図は本発明に従うＬＳＩ装置が如何にして他のモノ
リシック装置に相互接続されるかを示す図である。 ２２・・・・・・基板、２４・・・・・・絶縁物層、２
６・・・・・・金属層、 ２８・・・・・・絶縁物層。
Claims (1)
- １ 絶縁性基板上に第１の導電層を形成し、該第１の導
電層の上に絶縁層を形成し、該絶縁層上に第１のフォト
レジスト層を形威し、該フォトレジスト層上に保護金属
層を形成し、該保護金属層上に第２のフォトレジスト層
を付着し、上記第２のフォトレジスト層上に開口位置を
指定する露光を行ない現像後上記保護金属層を化学的食
刻し、上記指定された位置に開口を形成し、次に上記保
護金属層を侵さない食刻液により上記第１及び第２のフ
ォトレジスト層を食刻し、更に上記保護金属層及び第１
の導電層を侵さない食刻液により上記絶縁層の上記指定
された位置にわいて上記第１の導電層に至る貫通孔を形
成し、次いで少なくとも上記貫通孔内に上記第１の導電
層に接する第２の導電層を上記絶縁層の厚さと等しい厚
さになる筐でスパッタリング又は蒸着により付着させた
後、上記保護金属層及び第１のフォトレジスト層を上記
絶縁層からリフト・オフ除去することにより絶縁層の下
に位置する第１の導電層に接続する第２の導電層が上記
絶縁層の表面に外表面を揃えて露出して形成されること
を特徴とする平坦表面を有する装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US65581476A | 1976-02-06 | 1976-02-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5295987A JPS5295987A (en) | 1977-08-12 |
| JPS5827664B2 true JPS5827664B2 (ja) | 1983-06-10 |
Family
ID=24630480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52004049A Expired JPS5827664B2 (ja) | 1976-02-06 | 1977-01-19 | 平坦表面を有する装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPS5827664B2 (ja) |
| CA (1) | CA1088382A (ja) |
| DE (1) | DE2703473A1 (ja) |
| FR (1) | FR2340620A1 (ja) |
| GB (1) | GB1521431A (ja) |
| IT (1) | IT1079545B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59170692A (ja) * | 1983-03-16 | 1984-09-26 | Ebara Corp | 水封入熱交換器 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4184909A (en) * | 1978-08-21 | 1980-01-22 | International Business Machines Corporation | Method of forming thin film interconnection systems |
| DE102016218652A1 (de) | 2015-10-27 | 2017-04-27 | Schaeffler Technologies AG & Co. KG | Lageranordnung mit darin eingebauter elektrischer Leitung zur Bereitstellung von mehreren Betriebsspannungen |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5120681A (en) * | 1974-07-27 | 1976-02-19 | Oki Electric Ind Co Ltd | Handotaisochino seizohoho |
| JPS5272571A (en) * | 1975-12-15 | 1977-06-17 | Fujitsu Ltd | Production of semiconductor device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1267738B (de) * | 1962-10-29 | 1968-05-09 | Intellux Inc | Verfahren zur Herstellung von elektrischen Verbindungen zwischen den Stromkreisen von mehrlagigen gedruckten elektrischen Schaltungen |
| US3464855A (en) * | 1966-09-06 | 1969-09-02 | North American Rockwell | Process for forming interconnections in a multilayer circuit board |
| DE1765013A1 (de) * | 1968-03-21 | 1971-07-01 | Telefunken Patent | Verfahren zur Herstellung von Mehrebenenschaltungen |
| DE2059425A1 (de) * | 1970-12-02 | 1972-06-22 | Siemens Ag | Partieller Aufbau von gedruckten Mehrlagenschaltungen |
| JPS4960870A (ja) * | 1972-10-16 | 1974-06-13 | ||
| US3873361A (en) * | 1973-11-29 | 1975-03-25 | Ibm | Method of depositing thin film utilizing a lift-off mask |
| NL7415841A (nl) * | 1974-12-05 | 1976-06-09 | Philips Nv | Werkwijze voor het vervaardigen van een half- geleiderinrichting en halfgeleiderinrichting, vervaardigd volgens de werkwijze. |
-
1976
- 1976-12-30 FR FR7639828A patent/FR2340620A1/fr active Granted
-
1977
- 1977-01-19 JP JP52004049A patent/JPS5827664B2/ja not_active Expired
- 1977-01-19 GB GB205677A patent/GB1521431A/en not_active Expired
- 1977-01-28 IT IT1972177A patent/IT1079545B/it active
- 1977-01-28 DE DE19772703473 patent/DE2703473A1/de active Granted
- 1977-02-03 CA CA271,002A patent/CA1088382A/en not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5120681A (en) * | 1974-07-27 | 1976-02-19 | Oki Electric Ind Co Ltd | Handotaisochino seizohoho |
| JPS5272571A (en) * | 1975-12-15 | 1977-06-17 | Fujitsu Ltd | Production of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59170692A (ja) * | 1983-03-16 | 1984-09-26 | Ebara Corp | 水封入熱交換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB1521431A (en) | 1978-08-16 |
| DE2703473C2 (ja) | 1991-01-24 |
| FR2340620A1 (fr) | 1977-09-02 |
| DE2703473A1 (de) | 1977-08-11 |
| FR2340620B1 (ja) | 1979-09-28 |
| CA1088382A (en) | 1980-10-28 |
| IT1079545B (it) | 1985-05-13 |
| JPS5295987A (en) | 1977-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4430365A (en) | Method for forming conductive lines and vias | |
| US4440804A (en) | Lift-off process for fabricating self-aligned contacts | |
| US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
| US3680206A (en) | Assemblies of semiconductor devices having mounting pillars as circuit connections | |
| US4805683A (en) | Method for producing a plurality of layers of metallurgy | |
| JPS6149443A (ja) | チツプ介在体の製造方法 | |
| US4070501A (en) | Forming self-aligned via holes in thin film interconnection systems | |
| US4172758A (en) | Magnetic bubble domain device fabrication technique | |
| US4520554A (en) | Method of making a multi-level metallization structure for semiconductor device | |
| JPS5827664B2 (ja) | 平坦表面を有する装置の製造方法 | |
| KR910008104B1 (ko) | 다수준 금속화 구조물을 지닌 반도체 디바이스 및 이의 제조방법 | |
| JPH0570301B2 (ja) | ||
| JPS6260241A (ja) | 多層配線構造の製造方法 | |
| JP2830636B2 (ja) | 半導体装置の製造方法 | |
| US4693783A (en) | Method of producing interconnections in a semiconductor integrated circuit structure | |
| KR100258204B1 (ko) | 화합물 반도체 소자의 공중 배선 형성방법 | |
| JPH0621240A (ja) | 半導体装置の配線接続構造及びその製造方法 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JPS5867043A (ja) | 半導体装置の装造方法 | |
| JP2699498B2 (ja) | 半導体装置の製造方法 | |
| JPH0223029B2 (ja) | ||
| JPS6329549A (ja) | 多層配線構造 | |
| JPS6046049A (ja) | 半導体装置の製造方法 | |
| JPS6245112A (ja) | 半導体装置およびその製造方法 | |
| JPH01220896A (ja) | 多層電子回路の製造方法 |