JPH01220896A - 多層電子回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、スルーホールによる上下導体層の接続構造
を有する多層電子回路の製造方法に関する。

（従来の技術） 一般に、多層電子回路における上下の導体層はスルーホ
ールを介して接続が行なわれている。

従″来の多層電子回路の製造方法におけるこのようなス
ルーホールの形成方法としては、例えば、層間絶縁層の
上にレジストマスクを形成した後、ＲＩＥ法でこの層間
絶縁層をエツチングする方法が用いられていた。しかし
、ＲＩＥ法は異方性エツチングのため、スルーホールの
立上り部が急峻になり、このスルーホールの部分に均一
な膜厚の接続層を形成することが困難となって断線等が
生じ易く、また、このスルーホールの部分で保護膜の表
面゛に生じる凹凸が大きくなり、この上にさらに導体を
多層に発展させる上で不利な形状になるという問題があ
った。

また、スルーホールの他の形成方法として、ＣＤ　Ｅ　
（Ｃｈｅｍｉｃａｌ　　Ｄ　ｒｙ　　Ｅ　ｔｃｈｉｎｏ
）法により局間絶縁層をエツチングする方法があるが、
このエツチング法は等方性エツチングのためにスルーホ
ールの径が大きくなり易く、特に居間絶縁層が厚い場合
には寸法精度が悪くなり易いという問題があった。

さらに、スルーボールの他の形成方法として、層間絶縁
層をウェットエツチング法によりエツチングする方法が
あるが、この方法もエツチング精度が不安定であり、ま
た、多種の金属材質や絶縁層からなる多層電子回路の場
合は、スルーホール形成用の層間絶縁層のみを選択的に
エツチング可能なエッチャントを見出すことが難しい場
合があるという問題があった。

（発明が解決しようとする課題） 従来の多層電子回路の製造方法では、スルーホール形成
のためのエツチング法としてＲＩＥ法を用いると、スル
ーホールの立上り部が急峻になり、このスルーホールの
部分に均一な膜厚の接続層を形成することが困難となっ
て断線等が生じ易く、また、このスルーホールの部分で
保護膜の表面に生じる凹凸が大きくなって、この上にさ
らに導体を多層に発展させる上で不利な形状になるとい
う問題があった。

また、スルーホール形成のための他のエツチング法とし
てＣＤＥ等の他のエツチング法を用いると、スルーホー
ルの寸法精度が悪くなり易いという問題があった。

この発明は上記事情に基づいてなされたもので、スルー
ホールの立上り部に緩かな傾斜のテーパを形成してこの
スルーホールの部分に形成される接続層の膜厚が所要の
厚さで均一となるようにし、信頼性を向上させることが
できるとともに、スルーホールにより保護膜の表面に生
じる凹凸を小さくして導体をさらに多層に発展させるー
ヒで有利な形状に形成することのできる多層電子回路の
製造方法を提供することを目的とする。

〔発明の構成］ （１題を解決するための手段） この発明は上記課題を解決するために、第１１！！導体
が形成された基板上に絶縁層を形成する工程と、該絶縁
層上に所要の開口パターンを有する下層レジストを形成
する工程と、該下層レジスト上に当該下層レジストより
も低粘度のレジストを塗布して前記開口パターンの立上
り部に緩かな傾斜のテーパを有するレジストマスクを形
成する工程と、該レジストマスクを用いてドライエツチ
ングを行ない前記絶縁層に立上り部に前記レジストマス
クのテーパに対応した緩かな傾斜のテーパを有するスル
ーホールを形成する工程と、前記絶縁層の上に前記スル
ーホールを介して前記第１Ｎ！導体に接続される第２層
導体を形成する工程とを有することを要旨とする。

（作用） 上記構成において、レジストマスクにおける開口パター
ンの立上り部には緩かな傾斜のテーパが形成されている
ので、このレジストマスクを用いてドライエツチングを
行なうと、絶縁層には、立上り部に緩かな傾斜のテーパ
を有するスルーホールが形成される。したがって、この
スルーホールの部分に形成される接続層は、膜厚が所要
の厚さで均一となり、また、このスルーホールにより保
１１膜の表面に生じる凹凸が小さくなる。

（実施例） 以下、この発明の実施例に係る多層電子回路の製造方法
を第１図の（ａ）〜（史）、第２図及び第３図を参照し
て説明する。なお、以下の説明において（ａ）〜（吏）
の各項目記号は、第１図の（ａ）〜（１）のそれぞれに
対応する。

（ａ）ガラス基板１上に、Ｃｒ／Ｃｕ／ＣｒＪＰ１によ
り第１層導体２を形成し、その−Ｆに層間絶縁層３とし
ての５ｉｆｔをスパッタリングにより堆積し、表面を平
坦化する。

（ｂ）スルーホール形成のために、層間絶縁層３上に下
層フォトレジスト４を膜厚的２μｍ程度にスピンコード
法により塗布する。下層フォトレジスト４としては、例
えば、東京応化■製ポジ形フォトレジスト０ＦＰＲ８０
０−６０ＣＰを用いた。

（Ｃ）露光、現像することにより、スルーボー層形成部
分に間ロバターン５が開口されたレジストパターン（以
下、下層フォトレジストと同一の符号４を用いる）を形
成し、これを８０℃、２０分及び１３０℃、４０分のボ
ストベークを行なう。

（ｄ）下層フォトレジスト４よりも低粘度のフォトレジ
スト６として、例えば、シブレイ・ファーイースト■製
ポジ形フォトレジストＴＦ−２０を、イソプロピルアル
コールで２５倍に薄めたものを、レジストパターン４．
Ｆにスピンコード法により塗布して低粘度フォトレジス
ト６の薄層を形成する。このように低粘度フォトレジス
ト６をスピンコード法により塗布すると開口パターン５
の立上り部に緩かな傾斜のテーパ７が形成きれる。

このときのテーパ寸法Ａ（第２図）とレジスト粘痘との
関係を第３図に示す。この第３図の関係からフォトレジ
スト６の粘度を変えることにより、任意のテーパ寸法Ａ
を与えることができる。

低粘度フォトレジスト６の塗布後、再び９０℃、２０分
及び１２０℃、３０分のボストベークを行なう。

（ｅ）上述のようにして形成したレジストマスクを使用
し、Ｒｆ　Ｅ法により、層間絶縁ＷＪ３であるＳｉＯ２
のエツチングを行なう。エツチング条件は、ガスとしＵ
ＣＦ４を用い、ガス流ｂ６ｓｃｃｒｎ、ＲＦパワー２０
０Ｗの条件下で実施した。このエツチング条件下では、
ＳｉＯ２と７オトレジストのエツチングレートは、それ
ぞれ約５００Ａ／ｍｉｎ及び２５０人／ｍｉｎである。

したがって５０分程度のエツチングではＳｉＯ２は２．
５μｍ、フォトレジストは１．２５μｍ程度エツチング
されることになる。

上記のエツチングにより、スルーホール８が形成され、
その立上り部には、低粘度フォトレジスト６による緩か
なテーパ７に対応した緩かなテーパが形成された。

（ｆ）残ったフォトレジスト４を除去する。

（ｇ）スルーホール８の形成された居間絶縁層３上に第
２導体体となるｃｒ／ｃｕ、、’ｃｒの導体＃！Ｉ９を
スパッタリングにより堆積する。このとき、スルーホー
ル８の立上り部には緩かなテーパが形成されているので
、導体８９は均一な膜厚でスルーホール８を介して第１
導体体２に接続される。

（ｈ）第２病理体パターン形成のために、導体膜９の上
にフォトレジストを塗布し、露光、現像及びボストベー
クを行なうことにより、所要のレジストパターン１１を
形成する。

（＋）レジストパターン１１を用いたイオンミーリング
により、導体膜９をエツチングし、スルーホール８の部
分で第１導体体２に接続された第２病毒体１２を形成す
る。この実施例では、スルーホール８の部分の接続層は
１２層導体１２自身で形成されている。

（ｊ）残ったレジストパターン１１を除去する。

（ｋ）保護膜１３となる５１０２膜をスパッタリングに
より堆積する。

（１）チップへのカッティングを行ない、多層電子回路
を得る。

上述の工程で作製された多層電子回路は、第２病毒体１
２がスルーホール８を介して均一な膜厚で第１゛導体層
２に接続されているので、スルーホール８の部分でのＢ
ｉ　１８９９の問題はなく、また、スルーホール８によ
り保護膜１３の表面に生じる凹凸は最小に抑えることが
できた。したがって、ざらに３層以上の多層へのＲ屋上
極めて右利な形状のものを得ることができた。

次に、この実施例の作用効果を一層明らかにするために
、第４図の（ａ）〜（Ｇ）を用いて比較例を述べる。

比較例 局間絶縁層３上に、開口パターンが開口されたレジスト
パターン４を形成してボストベークを行なうまでは、前
記第１図（Ｃ）までの工程と同じである。このあと直ぐ
に、ＲＩＥ法により前記実施例のときと同一エツチング
条件で居間絶縁層３のエツチングを行ない、スルーホー
ル１４を形成した（第４図（ａ））。スルーホール１４
の立上り部は、かなり急峻であった。残りのフォトレジ
スト４を除去した後（第４図（ｂ））、第２導体体とな
る導体膜１５をスパッタリングにより堆積した（第４図
（Ｃ））。スルーホール１４の立上り部が急峻であるた
め、スルーホール１４部分の導体膜（接・続層）１５の
膜厚は不均一であった。

次いで、導体膜１５をレジストパターンを用いたイオン
ミーリングによりエツチングし、第２Ｍ導体１６を形成
した後、その上に保ｆｆ１ｌ１１７となる５１０２Ｍ１
１をスパッタリングにより堆積した（第４図（ｄ））。

最後にチップへのカッティングを行ない多層電子回路を
得た（第４図（ｅ））。

比較例で作製した多層電子回路は、スルーホール１４部
分での第２１１！導体１６にくびれが生じて第１導体体
２への接触が不十分となり、一部のチップでは断線が生
じ歩留りが低下した。また、スルーホール１４の部分で
保護膜１７に生じる凹凸は、前記実施例で作製したもの
と比べると、かなり大きく、さらに、この上への３層以
上の多層への発展上不利な形状であった。

［発明の効果］ 以上説明したように、この発明によれば、下層レジスト
で開口パターンを形成した後、低粘度レジストを重ね塗
布してその開口パターンの立上り部に緩かな傾斜のテー
パを有するレジストマスクを形成し、このレジストマス
クを用いたドライエッヂングにより絶縁層に立上り部に
緩かな傾斜のテーパを有するスルーホールを形成したの
で、このスルーホールの部分に形成される接続層は、そ
の膜厚が所要の厚さで均一となり、信頼性を向上させる
ことができる。また、スルーホールにより保護膜の表面
に生じる凹凸が小さくなり、この上にさらに導体を多層
にｆｅ展させる上で有利な形状になるという利点がある
。

【図面の簡単な説明】

第１図ないし第３図はこの発明に係る多層電子回路の製
造方法の実施例を示すもので、第１図は製造工程を示す
工程図、第２図はレジストマスクの開口パターンの立、
Ｅり部に形成される緩かな傾斜を示す図、第３図は低粘
度レジストの粘度と傾斜部のテーパ寸法との関係を示す
関係特性図、第４図は比較例の製造工程を示す工程図で
ある。 １ニガラス基板、　　２：第１導体体、３：ｌｉ１間絶
縁層、　　４：下層フォトレジスト、５：Ｆｌｌロバタ
ーン、 ６：低粘度フォトレジスト、　　７：テーパ、８ニスル
ーホール、　　１２：第２ＪＩ導体。

Claims (1)

【特許請求の範囲】
1. 第１層導体が形成された基板上に絶縁層を形成する工程
   と、該絶縁層上に所要の開口パターンを有する下層レジ
   ストを形成する工程と、該下層レジスト上に当該下層レ
   ジストよりも低粘度のレジストを塗布して前記開口パタ
   ーンの立上り部に緩かな傾斜のテーパを有するレジスト
   マスクを形成する工程と、該レジストマスクを用いてド
   ライエッチングを行ない前記絶縁層に立上り部に前記レ
   ジストマスクのテーパに対応した緩かな傾斜のテーパを
   有するスルーホールを形成する工程と、前記絶縁層の上
   に前記スルーホールを介して前記第１層導体に接続され
   る第２層導体を形成する工程とを有することを特徴とす
   る多層電子回路の製造方法。