JPS6063949A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は半導体集積回路装置における多層配線構造の製
造方法に関するものである。

（従来技術） 近年、半導体集積回路装置は、それを構成する半導体素
子の如何を問わず高集積、高性能の度合を高め、進歩発
展して来ている。半導体集積回路装置の製造過程は大き
く分けて半導体集積回路装置を構成する個別の半導体素
子を半導体基板上に形成する過程と、これらの半導体基
板上に形成された複数の半導体素子相互間を接続して所
望の論理動作を得る為の電極配線過程の２つから成る。

従って、高性能、高集積の半導体集積回路装置を実現す
るためには、とれら２つの過程相方の改善、改良が必要
となる。

多層配線技術はこの電極配線過程における最も重要な技
術の一つであシ、これを改善、改良する事は、前に述べ
た、高性能、高集積の半導体集積回路装置を得るために
必要不可欠と考えられる。

多層配線技術を用いて得られる多層配線構機は通常、第
１層の電極配線、第２層の電極配線および各配線層を隔
てるケイ素酸化物からなる中間絶縁膜から成り、且つ中
間絶縁膜には各配線層を接続させる目的で部分的に開孔
部（以下スルーホールと称す。）が設けられている。こ
こで電極配線としてはＡｔ系金属や、Ｔ　ｒ　；　Ｗ　
Ｐ　ｔ　＋　Ａｕ等が単独あるいは組み合わせて用いら
れ、また中間絶縁膜としては気相成長酸化膜や窒化膜な
どが使用されるのが一般的である。

従来の多層配線技術によるスルーホール部の多層配線構
造の形成過程を以下順を追って第１図ないし第３図にお
いて説明する。

先ず、第１図において個別半導体素子の形成過程を終了
した半導体基板１に表面保護膜２、第１層の配線３を積
層したのち中間絶縁膜４を付着せしめ、しかるのち図示
しないフォトマスクを用い既知の７オトリソ技術によっ
て・ｒターニングしレノスト・ぐターン５を得る。この
状態の断面図を第１図に示す。ここで領域Ａがスルーホ
ール形成部で、通常−辺が数μｍないし数１０μｍの矩
形パターンである。

次いでレノストノＰターン５をマスクにして中間絶縁膜
４の一部をエツチング除去し、開孔部即ちスルーホール
を形成する。この状態を第２図に示す。ここにおいてエ
ツチング手段として、以前はＨＦ系水溶液によるウェッ
トエツチング法が用いられていた。

ＨＦ系水溶液によるエツチングでは中間絶縁膜４と第１
層の配線３のエツチング速度化を大きく採れない場合が
多いため前記エツチング過程において中間絶縁膜４のエ
ツチング終了後第１層の配線層をもある程度エツチング
される事が避けられない場合が多かった。従ってスルー
ホール領域の第１層の配線層３の膜減りによるスルーホ
ール抵抗の増大や極端な場合、スルーホール領域の第１
層の配線層が無くなってしまい（ブロック・アウト）ス
ルーホール形成不良になる恐れがあった。

この欠点を解消するため最近では中間絶縁膜４と第１層
の配線３のエツチング速度の比を大きくできる。即ちス
ルーホール領域の第１層の配線３を殆ど工、チングしな
い条件の得られるプラズマによるドライエツチング法が
多く用いられるようになってきている。

しかしながらドライエツチング法に於ては、エツチング
時のマスクパターン（ここではレノスト）４ターン５）
に対して垂直に中間絶［？が工。

チングされる（いわゆる非等方性エツチング時ン、グ前
出のウェットエツチング法よυ大きいためスルーホール
部の周辺段差部が９０°Ｉ／ｃ近くなる。このドライエ
、チング法によシ中間絶縁膜４にスル−ホール開化部を
形成した状態の断面を第２図に示す。次いでレノスト・
ぞターン５を除去した後、第２層の配線６を付着せしめ
第３図に示す２層配線構造を得る。ここでスルーホール
周辺段差部が前述の如くドライエ、チングの為に垂直に
近い状態であるだめ同段差部の第２層の配線材の厚みが
薄くなってしまい、第１層配線から第２層配線へのスル
ーホール抵抗の増大、第２層配線の断線など特性」−１
信頼性上の問題が生じる恐れがあるという欠点があった
。

（発明の目的） 本発明はドライエツチング法によるスルーホール段差部
のテーパーエツチングを可能にして、信頼性の高い多層
配線構造を得る事ができる半導体装置の製造方法を提供
することを目的とする。

（発明の構成） 本発明は半導体基板上に電極配線層とケイ素酸化物から
なる絶縁膜を順次〈シ返して形成する多層配線構造の半
導体装置の製造方法において、前記絶縁膜上にレノスト
・ぞターンを形成後、前記レジス）　ノ４ターン上にケ
イ素酸化物を含む塗布液を回転塗布する工程と、前記回
転塗布した基板全体をドライエツチングして前記絶縁膜
にスルーホールを得る工程を含むことを特徴とした半導
体装置の製造方法である。

（実施例） 以下、本発明の半導体装置の製造方法の実施例について
図面に基づき説明する。第４図ないし第７図が本発明の
実施例を示す断面図である。なお第１図〜第３図に示し
たと同一部分には同一符号を刊し、その説明は省略する
。

先ず第４図に於て個別半導体素子の形成過程を終了した
半導体基板１に表面保護膜２、第１層の配線３を積層し
たのち中間絶縁膜４を付着せしめ、しかるのちここでは
図示しないフォトマスクを用い既知のフＡトリノ技術に
よってｉ！ターニングし、レノスト・ぐター１５を得る
。次いでシリカフィルム７を回転塗布し第４図に示す断
面構造を得る。

ここで領域Ａ′がスルーホール形成部で前出の第１図領
域Ａに相当するものであるが第１図領域Ａと同じ大きさ
の開孔部を中間絶縁膜４に作成するとすれば本実施例で
はスルーホール段差部に形成するデー・ぐ一部分の大き
さだけ大きくなるようにレノスト・ぐター１５を形成す
る。

まだ、シリカフィルムは回転塗布の際レノスト・ぐター
ン５の段差部を平坦化する。即ち第４図に示す如くスル
ーホール周辺部にはより厚い／リカフィルムが回転塗布
される事になる。

次いでドライエ、チング方式によりスルーホールエツチ
ングを行うがレノスト５の上にあるシリカフィルム７が
ちょうどエツチング除去された中途状態を第５図に示す
。ここにおいてスルーホール周辺部にはテーノソー状シ
リカフィルム７′が残り、スルーホール中央部のシリカ
フィルムはエツチング除去され中間絶縁膜４がエツチン
グ雰囲気にさらされるようになる。シリカフィルム７′
と中間絶縁膜４は同質であり（周知のように両者ともケ
イ素酸化物であり、配線層には一般にＡｔが多く使われ
るため、両者とも比較的低い温度（３００１：以下）で
形成される）等しい速度で一エツチングが進むため、ス
ルーポール中央部の中間絶縁膜４が除去され第１層の配
線３が現われてスルーホールエツチングが終了した時点
において、スルーホール周辺部の中間絶縁膜４はエツチ
ングが遅れ、結果トシてテーパー状のスルーホール段差
形状を得る事ができる。この状態の断面を第６図に示す
。なおレノストノ？ターフ５はエツチングの際マスクと
してスルーホール部以外の中間絶縁膜・ｆをエツチング
雰囲気にさらされないように保護する役目を果たす。

しかるのちレノス）　ｚｅターン５を除去し次いで第２
層の配線６を付着せしめ第７図に示す２層配線構造を得
る。

なお本実施例ではレノスト・ぞターン形成後の塗布材と
して７リカフイルムを用いたが、これは一般にケイ素酸
化物を用いても同様の効果が得られる。まだ、本実施例
では２層配線構造について本発明の半導体装置の製造方
法を適用し説明したが３層配線以上の多層配線構造を得
る製造方法におけるスルーホール形成の際にも全く同様
に適用できる。

（発明の効果） 本発明ではスルーホールの段差部をテーパ状にエツチン
グできるため、スルーホール抵抗の増大、スルーホール
段差部における断線のおそれが無くなり、信頼性の高い
多層配線構造の半導体装置を得ることができる。

【図面の簡単な説明】

第１図ないし第３図は従来の半導体装置の製造方法を説
明する工程別断面図、第４図ないし第７図は本発明の一
実施例を説明する工程別断面図である。 ｌ・・半導体基板、２・・・表面保護膜、３・・・第１
層の配線、４・・・中間絶縁膜、５・・・レソストノや
ターン、６・・・第２層の配線、７・・・シリカフィル
ム。

Claims (1)

【特許請求の範囲】
1. 半導体基板上に電極配線層とケイ素酸化物からなる絶縁
   膜層を順次くり返して形成する多層配線構造の半導体装
   置の製造方法において、前記絶縁膜上にレノストパター
   ンを形成後、前記レジスト・ぐター／上にケイ素酸化物
   を含む塗布液を回転塗布する工程と、前記回転塗布した
   基板全体をドライエツチングして前記絶縁膜にスルーホ
   ールを得る］二程を含むととを特徴とした半導体装置の
   製造方法・