JPH01119042A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01119042A JPH01119042A JP27472087A JP27472087A JPH01119042A JP H01119042 A JPH01119042 A JP H01119042A JP 27472087 A JP27472087 A JP 27472087A JP 27472087 A JP27472087 A JP 27472087A JP H01119042 A JPH01119042 A JP H01119042A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- aperture window
- oxide film
- etching
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000005530 etching Methods 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000011229 interlayer Substances 0.000 claims abstract 3
- 239000010410 layer Substances 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 19
- 229910052782 aluminium Inorganic materials 0.000 abstract description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 19
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 12
- 239000000758 substrate Substances 0.000 abstract description 8
- 238000004090 dissolution Methods 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 239000002184 metal Substances 0.000 abstract description 5
- 238000000059 patterning Methods 0.000 abstract description 3
- 238000001039 wet etching Methods 0.000 abstract 1
- 239000002904 solvent Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 210000004709 eyebrow Anatomy 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に開孔窓上の
金属配線のステップカバレッジを改善する開孔窓の形成
方法に関する。
金属配線のステップカバレッジを改善する開孔窓の形成
方法に関する。
〔従来の技術］
一般に半導体装置の製造工程において、下側導電層上に
形成した絶縁膜に開孔窓を開設し、この開孔窓を通して
上側導電層を下側導電層に電気接続させる工程が施され
る。従来、この種の開孔窓の形成方法は、第１段階で等
方的なエツチング処理を行い、第２段階で異方的なエツ
チング処理を行う２段階方式のエツチング方法が一般的
に用いられている。
形成した絶縁膜に開孔窓を開設し、この開孔窓を通して
上側導電層を下側導電層に電気接続させる工程が施され
る。従来、この種の開孔窓の形成方法は、第１段階で等
方的なエツチング処理を行い、第２段階で異方的なエツ
チング処理を行う２段階方式のエツチング方法が一般的
に用いられている。
例えば、第３図（ａ）のように、素子形成済みの半導体
基板３１上に形成したシリコン酸化膜３２上に、蒸着又
はスパッタ法で被着されたアルミニウムを所望の形状に
パターニングしたアルミニウム配線３３を形成し、この
上に眉間絶縁膜としてシリコン窒化膜３４を均一厚さに
成長した構造を例にする。
基板３１上に形成したシリコン酸化膜３２上に、蒸着又
はスパッタ法で被着されたアルミニウムを所望の形状に
パターニングしたアルミニウム配線３３を形成し、この
上に眉間絶縁膜としてシリコン窒化膜３４を均一厚さに
成長した構造を例にする。
このシリコン窒化膜３４上に通常の選択露光。
現像処理により所望の形状に形成した開孔窓３６ａを有
するレジストパターン３５を形成する。そして、このレ
ジストパターン３５をマスクとして通常の等方的なエツ
チング法による第１段階のエツチングを行い、第３図（
ｂ）のようにシリコン窒化膜３４にアルミニウム配線３
３にまで達しない深さの開孔窓３６ｂを形成する。この
時、レジストパターン３５とシリコン窒化膜３４の密着
性。
するレジストパターン３５を形成する。そして、このレ
ジストパターン３５をマスクとして通常の等方的なエツ
チング法による第１段階のエツチングを行い、第３図（
ｂ）のようにシリコン窒化膜３４にアルミニウム配線３
３にまで達しない深さの開孔窓３６ｂを形成する。この
時、レジストパターン３５とシリコン窒化膜３４の密着
性。
等方的なエツチング処理条件及びシリコン窒化膜３４の
膜質等により同図に示すように開孔窓３６ｂの断面形状
がオーバハング状に形成されてしまうことがある。
膜質等により同図に示すように開孔窓３６ｂの断面形状
がオーバハング状に形成されてしまうことがある。
次に、第２段階のエツチング工程として、前記レジスト
パターン３５を再度マスクに用いて通常の異方的なドラ
イエツチングにより、残存するシリコン窒化膜３４をエ
ツチング処理し、第３図（Ｃ）のようにアルミニウム配
線３３に達する開孔窓３６ｃを形成する。
パターン３５を再度マスクに用いて通常の異方的なドラ
イエツチングにより、残存するシリコン窒化膜３４をエ
ツチング処理し、第３図（Ｃ）のようにアルミニウム配
線３３に達する開孔窓３６ｃを形成する。
したがって、開孔窓３６ｃはレジストパターン３５を除
去するど、第３図（ｄ）に示すように上部がオーバハン
グ状態である断面形状をなすことになる。
去するど、第３図（ｄ）に示すように上部がオーバハン
グ状態である断面形状をなすことになる。
上述した従来の開孔窓形成方法は、第１段階のエツチン
グ工程において、等方的なエツチング処理を行うため、
絶縁膜の材質、構造においてはその開孔窓の断面形状が
オーバハング状態になる。
グ工程において、等方的なエツチング処理を行うため、
絶縁膜の材質、構造においてはその開孔窓の断面形状が
オーバハング状態になる。
このため、第３図（ｅ）に示すように、この絶縁膜上に
蒸着又はスパッタ法でアルミニウム等の金属膜３７を被
着させると、開孔窓３６ｃのオーバハング部に金属が異
常堆積し、良好なステップカバレッジが得られないとと
もに、場合によってはこの箇所において断線してしまう
という問題がある。
蒸着又はスパッタ法でアルミニウム等の金属膜３７を被
着させると、開孔窓３６ｃのオーバハング部に金属が異
常堆積し、良好なステップカバレッジが得られないとと
もに、場合によってはこの箇所において断線してしまう
という問題がある。
本発明は、ステップカバレッジの良好な開孔窓を形成す
る工程を含む半導体装置の製造方法を提供することを目
的としている。
る工程を含む半導体装置の製造方法を提供することを目
的としている。
本発明の半導体装置の製造方法は、下側配線上に眉間絶
縁膜としてエツチング速度が連続的に変化する絶縁膜を
形成する工程と、この絶縁膜上に開孔窓を有するマスク
を形成する工程と、このマスクを利用した異方性エツチ
ング法により前記絶縁膜に下側配線に達するか達しない
開孔を開設する工程と、前記マスクを利用した等方性エ
ツチング法により前記絶縁膜に下側配線に達する開孔を
開設する工程とを含んでいる。
縁膜としてエツチング速度が連続的に変化する絶縁膜を
形成する工程と、この絶縁膜上に開孔窓を有するマスク
を形成する工程と、このマスクを利用した異方性エツチ
ング法により前記絶縁膜に下側配線に達するか達しない
開孔を開設する工程と、前記マスクを利用した等方性エ
ツチング法により前記絶縁膜に下側配線に達する開孔を
開設する工程とを含んでいる。
ここで、絶縁膜はエツチング速度が上層になるに従い連
続的に増大する特性を有し、例えばシリコン窒化酸化膜
、或いはシリコン窒化酸化膜とシリコン酸化膜の２層構
造が用いられる。
続的に増大する特性を有し、例えばシリコン窒化酸化膜
、或いはシリコン窒化酸化膜とシリコン酸化膜の２層構
造が用いられる。
次に、本発明を図面を参照して説明する。
（第１実施例）
第１図（ａ）乃至（ｅ）は本発明を多層配線の眉間絶縁
膜に適用した実施例を製造工程順に示す断面図である。
膜に適用した実施例を製造工程順に示す断面図である。
第１図（ａ）において、素子形成済みの半導体基板１１
上に設けたシリコン酸化膜１２上に、蒸着又はスパッタ
法で被着されたアルミニウムを通常のエツチング方法で
所望の形状にパターニングしたアルミニウム配線１３を
形成している。更に、眉間絶縁膜として、弗酸系の溶剤
に対する溶解速度が上層になるのに従い連続的に増大す
るシリコン窒化酸化膜１４を前記シリコン酸化膜１２及
びアルミニウム配線１３上に均一に成長している。
上に設けたシリコン酸化膜１２上に、蒸着又はスパッタ
法で被着されたアルミニウムを通常のエツチング方法で
所望の形状にパターニングしたアルミニウム配線１３を
形成している。更に、眉間絶縁膜として、弗酸系の溶剤
に対する溶解速度が上層になるのに従い連続的に増大す
るシリコン窒化酸化膜１４を前記シリコン酸化膜１２及
びアルミニウム配線１３上に均一に成長している。
そして、このシリコン窒化酸化膜１４上には、通 １常
の選択露光、現像処理により所望の形状に形成した開孔
窓１６ａを有するレジストパターン１５を形成している
。
の選択露光、現像処理により所望の形状に形成した開孔
窓１６ａを有するレジストパターン１５を形成している
。
この後、第１段階のエツチング工程として、第１図（ｂ
）のように前記レジストパターン１５をマスクとして通
常の異方的なドライエツチングを行い、シリコン窒化酸
化膜１４にレジストパターン１５に応じたアルミニウム
配ｗＡ１３に達する開孔窓１６ｂを形成する。
）のように前記レジストパターン１５をマスクとして通
常の異方的なドライエツチングを行い、シリコン窒化酸
化膜１４にレジストパターン１５に応じたアルミニウム
配ｗＡ１３に達する開孔窓１６ｂを形成する。
次に、第２段階のエツチング工程として、前記レジスト
パターン１５を再度マスクに用いて通常の弗酸系溶剤に
より第１段階の異方的なドライエツチング工程で形成し
た開孔窓１６ｂをウェットエツチング処理する。ここで
眉間絶縁膜のシリコン窒化酸化膜１４は上部になるのに
従い弗酸系溶剤に対する溶解速度が連続的に増大してい
るため、サイドエツチング量が増し、第１図（Ｃ）に示
すようにオーバハングのない良好なテーパ角をなす断面
形状の開孔窓１６ｃを形成することができる。
パターン１５を再度マスクに用いて通常の弗酸系溶剤に
より第１段階の異方的なドライエツチング工程で形成し
た開孔窓１６ｂをウェットエツチング処理する。ここで
眉間絶縁膜のシリコン窒化酸化膜１４は上部になるのに
従い弗酸系溶剤に対する溶解速度が連続的に増大してい
るため、サイドエツチング量が増し、第１図（Ｃ）に示
すようにオーバハングのない良好なテーパ角をなす断面
形状の開孔窓１６ｃを形成することができる。
したがって、この後第１図（ｄ）のようにレジストパタ
ーン１５を除去した後、蒸着法又はスパッタ法によりア
ルミニウムを半導体基板表面全体に被着し、所望の形状
にパターニングすれば、第１図（ｅ）のように開孔窓１
６ｃ部でステップカバレッジの良好なアルミニウム配線
１７を形成することができる。
ーン１５を除去した後、蒸着法又はスパッタ法によりア
ルミニウムを半導体基板表面全体に被着し、所望の形状
にパターニングすれば、第１図（ｅ）のように開孔窓１
６ｃ部でステップカバレッジの良好なアルミニウム配線
１７を形成することができる。
（第２実施例）
第２図（ａ）乃至（ｅ）は本発明の第２実施例を製造工
程順に示す断面図である。
程順に示す断面図である。
第２図＜ａ＞において、素子形成済みの半導体基板２１
上にシリコン酸化膜２２を形成し、この上に所望の形状
のアルミニウム配線２３を形成している。この上には眉
間絶縁膜を形成するが、ここでは眉間絶縁膜は２層構造
を成しており、上層部は弗酸系の溶剤に対する溶解速度
が上部になるのに従い連続的に増大するシリコン窒化酸
化膜２４ａで構成し、下層部は弗酸系の溶剤に対する溶
解速度が前記シリコン窒化酸化膜２４ａよりは小さいシ
リコン酸化膜２４ｂで構成している。また、この眉間絶
縁膜はシリコン酸化膜２２及びアルミニウム配ｗＡ２３
上に均一厚さに成長している。
上にシリコン酸化膜２２を形成し、この上に所望の形状
のアルミニウム配線２３を形成している。この上には眉
間絶縁膜を形成するが、ここでは眉間絶縁膜は２層構造
を成しており、上層部は弗酸系の溶剤に対する溶解速度
が上部になるのに従い連続的に増大するシリコン窒化酸
化膜２４ａで構成し、下層部は弗酸系の溶剤に対する溶
解速度が前記シリコン窒化酸化膜２４ａよりは小さいシ
リコン酸化膜２４ｂで構成している。また、この眉間絶
縁膜はシリコン酸化膜２２及びアルミニウム配ｗＡ２３
上に均一厚さに成長している。
更に、この上には通常の選択露光、現像処理により所望
の形状に形成した開孔窓２６ａを有するレジストパター
ン２５が形成されている。
の形状に形成した開孔窓２６ａを有するレジストパター
ン２５が形成されている。
そして、第１段階のエツチング工程として、第２図（ｂ
）のようにレジストパターン２５をマスクとして通常の
異方的なドライエツチングを行い、シリコン窒化酸化膜
２４ａのみをドライエツチング処理し、開孔窓２６ｂを
形成する。
）のようにレジストパターン２５をマスクとして通常の
異方的なドライエツチングを行い、シリコン窒化酸化膜
２４ａのみをドライエツチング処理し、開孔窓２６ｂを
形成する。
次に、第２段階のエツチング工程として、前記レジスト
パターン２５を再度マスクに用いて通常の弗酸系４剤に
より第１段階の異方的なドライエツチング工程で形成し
た開孔窓２６ｂをウェットエツチング処理し、第１段階
のエツチング工程において残しておいた開孔窓２６ｂ部
のシリコン酸化膜２４ｂを全部除去する。この時、シリ
コン窒化酸化膜２４ａは弗酸系溶剤に対してシリコン酸
化膜２４ｂより太き（、更に上層部になるのに従い連続
的に増大する溶解速度を有しているので、第２図（ｃ）
に示すように、オーバハングのない良好なテーパ角をな
す断面形状の開孔窓２６ｃを形成することができる。
パターン２５を再度マスクに用いて通常の弗酸系４剤に
より第１段階の異方的なドライエツチング工程で形成し
た開孔窓２６ｂをウェットエツチング処理し、第１段階
のエツチング工程において残しておいた開孔窓２６ｂ部
のシリコン酸化膜２４ｂを全部除去する。この時、シリ
コン窒化酸化膜２４ａは弗酸系溶剤に対してシリコン酸
化膜２４ｂより太き（、更に上層部になるのに従い連続
的に増大する溶解速度を有しているので、第２図（ｃ）
に示すように、オーバハングのない良好なテーパ角をな
す断面形状の開孔窓２６ｃを形成することができる。
この後、第２図（ｄ）のようにレジストパターン２５を
除去した後、蒸着法又はスパッタ法によりアルミニウム
を半導体基板表面全面に被着し、所望の形状にパターニ
ングすれば、第２図（ｅ）のように開孔窓２６ｃ部でス
テップカバレッジの良好なアルミニウム配線２７を形成
することができる。
除去した後、蒸着法又はスパッタ法によりアルミニウム
を半導体基板表面全面に被着し、所望の形状にパターニ
ングすれば、第２図（ｅ）のように開孔窓２６ｃ部でス
テップカバレッジの良好なアルミニウム配線２７を形成
することができる。
以上説明したように本発明は、眉間絶縁膜としてエツチ
ング速度が連続的に変化する絶縁膜を形成し、この絶縁
膜に対して異方性エツチング法及び等方性エツチング法
を順次用いて開孔窓を開設しているので、エツチング速
度の相違により良好なテーパ角をなす断面形状を有する
開孔窓を形成することが可能となり、開孔窓部のステッ
プカバレッジが良好な金属配線を形成することができる
効果がある。
ング速度が連続的に変化する絶縁膜を形成し、この絶縁
膜に対して異方性エツチング法及び等方性エツチング法
を順次用いて開孔窓を開設しているので、エツチング速
度の相違により良好なテーパ角をなす断面形状を有する
開孔窓を形成することが可能となり、開孔窓部のステッ
プカバレッジが良好な金属配線を形成することができる
効果がある。
第１図（ａ）乃至第１図（ｅ）は本発明の第１実施例を
製造工程順に示す断面図、第２図（ａ）乃至第２図（ｅ
）は本発明の第２実施例を製造工程順に示す断面図、第
３図（ａ）乃至第３図（ｅ）は従来方法を製造工程順に
示す断面図である。 １１．２１．３１・・・半導体基板、 １２，２２゜３
２・・・シリコン酸化膜、１３，２３．３３・・・アル
ミニウム配線、１４・・・シリコン窒化酸化膜、２４ａ
・・・シリコン窒化酸化膜、２４ｂ・・・シリコン酸化
膜、３４・・・シリコン窒化膜、１５，２５．３５・・
・レジストパターン、１６ａ〜１６ｃ、２６ａ 〜２６
ｃ。 ３６ａ〜３６ｃ・・・開孔窓。 ＼−６
製造工程順に示す断面図、第２図（ａ）乃至第２図（ｅ
）は本発明の第２実施例を製造工程順に示す断面図、第
３図（ａ）乃至第３図（ｅ）は従来方法を製造工程順に
示す断面図である。 １１．２１．３１・・・半導体基板、 １２，２２゜３
２・・・シリコン酸化膜、１３，２３．３３・・・アル
ミニウム配線、１４・・・シリコン窒化酸化膜、２４ａ
・・・シリコン窒化酸化膜、２４ｂ・・・シリコン酸化
膜、３４・・・シリコン窒化膜、１５，２５．３５・・
・レジストパターン、１６ａ〜１６ｃ、２６ａ 〜２６
ｃ。 ３６ａ〜３６ｃ・・・開孔窓。 ＼−６
Claims (2)
- （１）下側配線上に層間絶縁膜としてエッチング速度が
連続的に変化する絶縁膜を形成する工程と、この絶縁膜
上に開孔窓を有するマスクを形成する工程と、このマス
クを利用した異方性エッチング法により前記絶縁膜に下
側配線に達するか達しない開孔を開設する工程と、前記
マスクを利用した等方性エッチング法により前記絶縁膜
に下側配線に達する開孔を開設する工程とを含むことを
特徴とする半導体装置の製造方法。 - （２）絶縁膜はエッチング速度が上層になるに従い連続
的に増大する特性を有する特許請求の範囲第１項記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27472087A JPH01119042A (ja) | 1987-10-31 | 1987-10-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27472087A JPH01119042A (ja) | 1987-10-31 | 1987-10-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01119042A true JPH01119042A (ja) | 1989-05-11 |
Family
ID=17545633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27472087A Pending JPH01119042A (ja) | 1987-10-31 | 1987-10-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01119042A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04252031A (ja) * | 1991-01-28 | 1992-09-08 | Nec Corp | 絶縁膜とその形成方法と絶縁膜パターン形成方法及び半導体装置の製造方法 |
| JPH0855863A (ja) * | 1994-08-15 | 1996-02-27 | Nec Corp | 電界効果型半導体装置の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5789243A (en) * | 1980-11-26 | 1982-06-03 | Seiko Epson Corp | Fabrication of semiconductor device |
| JPS57106052A (en) * | 1980-12-22 | 1982-07-01 | Fujitsu Ltd | Formation of contact through hole |
| JPS5815249A (ja) * | 1981-07-20 | 1983-01-28 | Oki Electric Ind Co Ltd | コンタクトホ−ル形成法 |
| JPS60201634A (ja) * | 1984-03-27 | 1985-10-12 | Nec Corp | 半導体装置の製造方法 |
| JPS63234548A (ja) * | 1987-03-24 | 1988-09-29 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
-
1987
- 1987-10-31 JP JP27472087A patent/JPH01119042A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5789243A (en) * | 1980-11-26 | 1982-06-03 | Seiko Epson Corp | Fabrication of semiconductor device |
| JPS57106052A (en) * | 1980-12-22 | 1982-07-01 | Fujitsu Ltd | Formation of contact through hole |
| JPS5815249A (ja) * | 1981-07-20 | 1983-01-28 | Oki Electric Ind Co Ltd | コンタクトホ−ル形成法 |
| JPS60201634A (ja) * | 1984-03-27 | 1985-10-12 | Nec Corp | 半導体装置の製造方法 |
| JPS63234548A (ja) * | 1987-03-24 | 1988-09-29 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04252031A (ja) * | 1991-01-28 | 1992-09-08 | Nec Corp | 絶縁膜とその形成方法と絶縁膜パターン形成方法及び半導体装置の製造方法 |
| JPH0855863A (ja) * | 1994-08-15 | 1996-02-27 | Nec Corp | 電界効果型半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5444021A (en) | Method for making a contact hole of a semiconductor device | |
| JPH01119042A (ja) | 半導体装置の製造方法 | |
| JPS6345835A (ja) | 半導体装置 | |
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| JP2950045B2 (ja) | 半導体装置の製造方法 | |
| JPS63271958A (ja) | 多層配線形成方法 | |
| JPH03248429A (ja) | 半導体装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH0358433A (ja) | 電界効果トランジスタの製造方法 | |
| JPS63275113A (ja) | 半導体装置の製造方法 | |
| JPS6130031A (ja) | 半導体装置の製造方法 | |
| JPH0414830A (ja) | 半導体装置の製造方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPH06204164A (ja) | 半導体装置の製造方法 | |
| JPS63111644A (ja) | 半導体装置の製造方法 | |
| JPS6297331A (ja) | 半導体装置の製造方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPH03257822A (ja) | 半導体装置の製造方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPS61244026A (ja) | 半導体装置の製造方法 | |
| JPH01298740A (ja) | 半導体装置 | |
| JPS6063949A (ja) | 半導体装置の製造方法 | |
| JPS61110450A (ja) | 半導体装置の製造方法 | |
| JPS63314852A (ja) | 半導体装置の製造方法 | |
| JPS6028237A (ja) | 半導体装置の製造方法 |