JPH03239331A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03239331A JPH03239331A JP2036558A JP3655890A JPH03239331A JP H03239331 A JPH03239331 A JP H03239331A JP 2036558 A JP2036558 A JP 2036558A JP 3655890 A JP3655890 A JP 3655890A JP H03239331 A JPH03239331 A JP H03239331A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist pattern
- dielectric film
- semiconductor substrate
- photoresist
- opening part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 abstract description 5
- 239000004020 conductor Substances 0.000 abstract description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造方法に関する。
従来の技術
半導体装置の製造方法において、半導体基板上に形成さ
れた誘電体膜をパターン加工し、さらにそのパターン上
にそのパターンと寸法の異なるパターンを１層以上形成
する場合、従来第２図および第３図に示すような製造方
法が一般的であった。以下、図面を参照しながら説明す
る。第２図（ａ）に示すように、半導体基板１上に誘電
体膜２を形成し、その上にその誘電体膜２を加工するた
めのフォトレジストパターン３を形成し、つぎに同図（
ｂ）に示すように、前記フォトレジストパターン３の開
孔部に露出した誘電体膜２を加工してから、同図（Ｃ）
に示すように、フォトレジストパターン３の開孔部と寸
法の異なる開孔部を持つフォトレジストパターン４を形
成するという方法を採用していた。さらには、第３図に
示すような製造方法、すなわち同図（ａ） 、 （ｂ）
までは前述の第２図（ａ） 、 （ｂ）と同じであるか
ら、同一番号を付し、説明を省略するが、誘電体膜２を
加工した後、同図（Ｃ）に示すように、誘電体膜加工用
フォトレジストパターン３を半導体基板１から除去し、
その後に前述のフォトレジストパターン３の開孔部と寸
法の異なる開孔部を持つフォトレジストパターン４を形
成するという方法を採用していた。
れた誘電体膜をパターン加工し、さらにそのパターン上
にそのパターンと寸法の異なるパターンを１層以上形成
する場合、従来第２図および第３図に示すような製造方
法が一般的であった。以下、図面を参照しながら説明す
る。第２図（ａ）に示すように、半導体基板１上に誘電
体膜２を形成し、その上にその誘電体膜２を加工するた
めのフォトレジストパターン３を形成し、つぎに同図（
ｂ）に示すように、前記フォトレジストパターン３の開
孔部に露出した誘電体膜２を加工してから、同図（Ｃ）
に示すように、フォトレジストパターン３の開孔部と寸
法の異なる開孔部を持つフォトレジストパターン４を形
成するという方法を採用していた。さらには、第３図に
示すような製造方法、すなわち同図（ａ） 、 （ｂ）
までは前述の第２図（ａ） 、 （ｂ）と同じであるか
ら、同一番号を付し、説明を省略するが、誘電体膜２を
加工した後、同図（Ｃ）に示すように、誘電体膜加工用
フォトレジストパターン３を半導体基板１から除去し、
その後に前述のフォトレジストパターン３の開孔部と寸
法の異なる開孔部を持つフォトレジストパターン４を形
成するという方法を採用していた。
発明が解決しようとする課題
このような従来の半導体装置の製造方法では、半導体基
板上に形成された誘電体膜２のパターン上または誘電体
膜２とフォトレジストパターン３の−Ｅに、異なるフォ
ｌ−レジストパターン４を形成すると、この上層として
形成したフォトレジストパターン４の残渣か、ぞのフ４
１−レシスｌ〜パターン４開口部に露出し、た、下層の
誘電体膜２の表面または誘電体膜２とフォトレジストパ
ターン３の開孔部に露出した半導体基板Ｔの表面に微か
に残ってしまい、続く後の工程に影響を与えてしまうと
いう課題が存在した。
板上に形成された誘電体膜２のパターン上または誘電体
膜２とフォトレジストパターン３の−Ｅに、異なるフォ
ｌ−レジストパターン４を形成すると、この上層として
形成したフォトレジストパターン４の残渣か、ぞのフ４
１−レシスｌ〜パターン４開口部に露出し、た、下層の
誘電体膜２の表面または誘電体膜２とフォトレジストパ
ターン３の開孔部に露出した半導体基板Ｔの表面に微か
に残ってしまい、続く後の工程に影響を与えてしまうと
いう課題が存在した。
本発明は上記課題を解決するもので、フォトレジストの
残渣の影響を受けない、信頼性の高い半導体装置を提供
することを目的とする。
残渣の影響を受けない、信頼性の高い半導体装置を提供
することを目的とする。
課題を解決するための手段
本発明は上記目的を達成するために、誘電体膜を形成し
た半導体基板上に、その誘電体膜を加工するためのフｔ
ｈレジストパターンを形成し、続いてつぎの工程のた
めのフォトレジストパターンを１層以り形成してから、
最初に形成したフォトレジストパターン開孔部に露出し
た誘電体］摸を加工するようにしたものである。
た半導体基板上に、その誘電体膜を加工するためのフｔ
ｈレジストパターンを形成し、続いてつぎの工程のた
めのフォトレジストパターンを１層以り形成してから、
最初に形成したフォトレジストパターン開孔部に露出し
た誘電体］摸を加工するようにしたものである。
作用
本発明はＬ記した構成により、誘電体膜十、に形成され
た２層以−Ｌのフォトレジスト とえフォトレジスト開孔部に露出した誘電体膜表面に残
っても、続く誘電体膜の除去等の加工時に、誘電体膜と
同時に除去されてしまい、フォトレジストパターン開口
部に清浄な誘電体膜表面が、また誘電体開孔部に清浄な
半導体基板表面が現れることになる。
た２層以−Ｌのフォトレジスト とえフォトレジスト開孔部に露出した誘電体膜表面に残
っても、続く誘電体膜の除去等の加工時に、誘電体膜と
同時に除去されてしまい、フォトレジストパターン開口
部に清浄な誘電体膜表面が、また誘電体開孔部に清浄な
半導体基板表面が現れることになる。
実施例
以下、本発明の一実施例について第１図（８）〜（ｅ）
を参照しながら説明する。同図（ａ）は従来の第２図（
ａ）と同しであるので、同一番号を付し、説明を省略す
る。すなわち、誘電体ＦＫ２を加Ｊ二するためのフォト
レジストパターン３を形成した後、従来のようにすぐ誘
電体膜２を，エツチングｈｎ工しないで、同図（ｂ）に
示すように、後述の誘電体膜２のエツチング液の工程の
ためのフォトレジストパターン４を、フォトレジストパ
ターン する。つぎに同図（Ｃ）に示すよーうに、フォトレジス
トパターン４の開孔部を通して、フォトレジストパター
ン３開孔部に露出している部分の誘電体膜２をエッヂン
グ除去する。つぎに同図（ｄ）に示すように、部分的に
誘電体膜２とフォトレジストパターン３，４の形成され
た半導体基板ｌ上の全面に、導電体膜５を堆積し、その
後、同図（ｅ）に示すように、導電体膜５のうちフォト
レジストパターン４Ｌ：、に堆積された部分と、フォト
レシスｉ・パターン３わよびフォトレジストパターン４
とを同時に半導体基板（］−から除去することにより、
半導体基板１と連結している部分のみ残った導電体膜５
を半導体基板１上に形成する。
を参照しながら説明する。同図（ａ）は従来の第２図（
ａ）と同しであるので、同一番号を付し、説明を省略す
る。すなわち、誘電体ＦＫ２を加Ｊ二するためのフォト
レジストパターン３を形成した後、従来のようにすぐ誘
電体膜２を，エツチングｈｎ工しないで、同図（ｂ）に
示すように、後述の誘電体膜２のエツチング液の工程の
ためのフォトレジストパターン４を、フォトレジストパ
ターン する。つぎに同図（Ｃ）に示すよーうに、フォトレジス
トパターン４の開孔部を通して、フォトレジストパター
ン３開孔部に露出している部分の誘電体膜２をエッヂン
グ除去する。つぎに同図（ｄ）に示すように、部分的に
誘電体膜２とフォトレジストパターン３，４の形成され
た半導体基板ｌ上の全面に、導電体膜５を堆積し、その
後、同図（ｅ）に示すように、導電体膜５のうちフォト
レジストパターン４Ｌ：、に堆積された部分と、フォト
レシスｉ・パターン３わよびフォトレジストパターン４
とを同時に半導体基板（］−から除去することにより、
半導体基板１と連結している部分のみ残った導電体膜５
を半導体基板１上に形成する。
なわ、本実施例では、２層のフォトレジストパターン３
，４を形成してから、誘電体膜２の加工を行ったが、フ
ォトレジストパターンはさらに多層であってもよく、本
実施例の２層に限ったものではない。また、本実施例で
は、フォトレジストパターン３開孔部の誘電体膜２をエ
ツチングにより完全に除去したが、誘電体膜２の加工は
これに限ったｔ）のではない。また誘電体膜２除去後の
］工程は、本実施例では、導電体膜５の堆積であるが、
誘電体膜２除去後のに程は、これに限ったちのではない
。
，４を形成してから、誘電体膜２の加工を行ったが、フ
ォトレジストパターンはさらに多層であってもよく、本
実施例の２層に限ったものではない。また、本実施例で
は、フォトレジストパターン３開孔部の誘電体膜２をエ
ツチングにより完全に除去したが、誘電体膜２の加工は
これに限ったｔ）のではない。また誘電体膜２除去後の
］工程は、本実施例では、導電体膜５の堆積であるが、
誘電体膜２除去後のに程は、これに限ったちのではない
。
発明の効果
以Ｊｚの実施例から明らかなように本発明は、誘電体膜
を形成した半導体基板りにこの誘電体膜を加工するため
のフォトレジストパターンを形成した後、誘電体膜を加
工する前に誘電体膜加工後の工程のためのフォトレジス
トパターンを先のフォトレジストパターン上に１層以上
形成してから、最初に形成したフォトレジストパターン
開孔部に露出した誘電体膜を加工することにより、手用
で清浄な加工面を形成することが可能となり、その実用
的効果は犬なるｔ）のがある。
を形成した半導体基板りにこの誘電体膜を加工するため
のフォトレジストパターンを形成した後、誘電体膜を加
工する前に誘電体膜加工後の工程のためのフォトレジス
トパターンを先のフォトレジストパターン上に１層以上
形成してから、最初に形成したフォトレジストパターン
開孔部に露出した誘電体膜を加工することにより、手用
で清浄な加工面を形成することが可能となり、その実用
的効果は犬なるｔ）のがある。
第１図（ａ）〜（ｅ）は本発明の一実施例の半導体装置
の製造方法による半導体基板上の誘電体膜加工およびそ
れに続く部分的に半導体基板と連結した導電体膜を形成
する工程を示す断面図、第２図（ａ）〜（Ｃ）および第
３図（ａ）〜（ｃ）はそれぞれ従来の半導体装置の製造
方法による半導体基板Ｅの誘電体膜加工お上ひつぎの工
程用フォトレジストパターンを形成する工程を示す断面
図である。 １・・・・・・半導体基板、２・・・・・・誘電体膜、
３・・・・・・フォトレジストパターン、４・・・・・
・フォトレジストパターン。
の製造方法による半導体基板上の誘電体膜加工およびそ
れに続く部分的に半導体基板と連結した導電体膜を形成
する工程を示す断面図、第２図（ａ）〜（Ｃ）および第
３図（ａ）〜（ｃ）はそれぞれ従来の半導体装置の製造
方法による半導体基板Ｅの誘電体膜加工お上ひつぎの工
程用フォトレジストパターンを形成する工程を示す断面
図である。 １・・・・・・半導体基板、２・・・・・・誘電体膜、
３・・・・・・フォトレジストパターン、４・・・・・
・フォトレジストパターン。
Claims (1)
- 半導体基板上に誘電体膜を形成する工程と、その誘電体
膜上に２層以上の部分的に開孔部を持つフォトレジスト
パターンを形成する工程と、その２層以上のフォトレジ
ストパターンの開孔部に露出した前記誘電体膜を加工す
る工程とからなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2036558A JPH03239331A (ja) | 1990-02-16 | 1990-02-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2036558A JPH03239331A (ja) | 1990-02-16 | 1990-02-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03239331A true JPH03239331A (ja) | 1991-10-24 |
Family
ID=12473087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2036558A Pending JPH03239331A (ja) | 1990-02-16 | 1990-02-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03239331A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003115500A (ja) * | 2001-08-03 | 2003-04-18 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JP2011060820A (ja) * | 2009-09-07 | 2011-03-24 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0163136U (ja) * | 1987-10-15 | 1989-04-24 |
-
1990
- 1990-02-16 JP JP2036558A patent/JPH03239331A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0163136U (ja) * | 1987-10-15 | 1989-04-24 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003115500A (ja) * | 2001-08-03 | 2003-04-18 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JP2011060820A (ja) * | 2009-09-07 | 2011-03-24 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US8907379B2 (en) | 2009-09-07 | 2014-12-09 | Fujitsu Limited | Semiconductor device with a gate electrode having a shape formed based on a slope and gate lower opening and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS588579B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPH0293081A (ja) | 多層膜のエッチング法 | |
| JPS61172336A (ja) | 半導体装置電極開口部の形成方法 | |
| JP3141855B2 (ja) | 半導体装置の製造方法 | |
| KR100192548B1 (ko) | 캐패시터 제조방법 | |
| KR100255164B1 (ko) | 반도체 소자의 폴리실리콘/옥사이드 식각방법 | |
| JPS6260241A (ja) | 多層配線構造の製造方法 | |
| JPH04157723A (ja) | アルミニウム膜のドライエッチング方法 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| JPH02133939A (ja) | 多層配線形成法 | |
| KR0138963B1 (ko) | 금속배선 형성방법 | |
| JPH03263835A (ja) | 半導体装置の製造方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPH03101229A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02231722A (ja) | 配線パターン形成方法 | |
| JPS62245654A (ja) | 半導体装置およびその製造方法 | |
| JPH03196522A (ja) | 半導体装置の製造方法 | |
| JPH0453131A (ja) | 半導体装置の製造方法 | |
| JPH05283429A (ja) | 薄膜トランジスタ装置の製造方法 | |
| JPS61202427A (ja) | 半導体装置の電極形成方法 | |
| JPH01273313A (ja) | パターニング方法 | |
| JPH0353523A (ja) | 半導体装置の製造方法 | |
| JPS62133723A (ja) | 半導体装置の製造方法 |