JPH03127827A - 半導体装置の製造法 - Google Patents
半導体装置の製造法Info
- Publication number
- JPH03127827A JPH03127827A JP26781389A JP26781389A JPH03127827A JP H03127827 A JPH03127827 A JP H03127827A JP 26781389 A JP26781389 A JP 26781389A JP 26781389 A JP26781389 A JP 26781389A JP H03127827 A JPH03127827 A JP H03127827A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- interlayer film
- resist
- wiring
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 8
- 238000001312 dry etching Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造法に関し、特に多層構造を有
する半導体装置表面に設けた層間膜に開孔を形成する半
導体装置の製造法に関する。
する半導体装置表面に設けた層間膜に開孔を形成する半
導体装置の製造法に関する。
従来、この種の半導体装置の製造法は接続のための層間
膜開口は、開口部の層間膜の厚さに差がある場合でも第
２図（ａ）乃至（ｃ）に示すように一回のレジストパタ
ーニングで一度にドライエツチングを行なっていた。
膜開口は、開口部の層間膜の厚さに差がある場合でも第
２図（ａ）乃至（ｃ）に示すように一回のレジストパタ
ーニングで一度にドライエツチングを行なっていた。
上述した従来の半導体装置の製造法は、エツチングを行
う箇所の層間膜の厚さにかかわらず一度に行なっている
ため層間膜の薄い箇所では被接続部にダメージを与え、
厚い箇所では層間膜の残りが発生するという欠点がある
。
う箇所の層間膜の厚さにかかわらず一度に行なっている
ため層間膜の薄い箇所では被接続部にダメージを与え、
厚い箇所では層間膜の残りが発生するという欠点がある
。
本発明の半導体装置の製造法、開口部の層間膜厚に差が
ある層間膜に開口を形成し、層間膜を介して下位の層と
接続をとる半導体装置の製造法において、層間膜の薄い
ところが開口したらそこで一旦エッチングを中止し、そ
の際に用いたレジストは残したまま新たなレジストを付
し、先に開口したところを覆うようにパターニングし、
エツチングを再開することにより、層間膜厚に合わせた
エツチングを行なうことを特徴とする。
ある層間膜に開口を形成し、層間膜を介して下位の層と
接続をとる半導体装置の製造法において、層間膜の薄い
ところが開口したらそこで一旦エッチングを中止し、そ
の際に用いたレジストは残したまま新たなレジストを付
し、先に開口したところを覆うようにパターニングし、
エツチングを再開することにより、層間膜厚に合わせた
エツチングを行なうことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図（ａ）乃至（ｄ）は本発明の一実施例の工程順断
面図である。第１図（ａ）に示すように基板１と基板１
上の配線２に絶縁膜３を形成する。次に第１図（ｂ）に
示すようにレジスト４を付し、現像を行なって基板１表
面及び配線２表面に開孔パターンを形成する。次に、層
間膜の厚みが薄い配線２の表面までエツチングを行なう
。次に、第１図（ｃ）に示す様に、レジスト４を残した
まま、新たに別のレジスト５を付し配線２の表面を覆う
ように露光・現像を行ないレジストパターンを形成する
。第１図（ｄ）に示す様にレジスト５をマスクとして、
第１図（ｂ）に示した工程で途中までエツチングが済ん
でいる基板１上の層間膜の開孔を基板１の表面まで進行
させる。なお、第１図中の破線にはエツチングされた部
分を示す。
面図である。第１図（ａ）に示すように基板１と基板１
上の配線２に絶縁膜３を形成する。次に第１図（ｂ）に
示すようにレジスト４を付し、現像を行なって基板１表
面及び配線２表面に開孔パターンを形成する。次に、層
間膜の厚みが薄い配線２の表面までエツチングを行なう
。次に、第１図（ｃ）に示す様に、レジスト４を残した
まま、新たに別のレジスト５を付し配線２の表面を覆う
ように露光・現像を行ないレジストパターンを形成する
。第１図（ｄ）に示す様にレジスト５をマスクとして、
第１図（ｂ）に示した工程で途中までエツチングが済ん
でいる基板１上の層間膜の開孔を基板１の表面まで進行
させる。なお、第１図中の破線にはエツチングされた部
分を示す。
以上説明したように本発明は、開口箇所で層間膜厚の差
がある場合にエツチングを数度に分けて、その間にＰＲ
工程を入れることにより、オーバーエツチングによる被
接続部のダメージやアンダエッチングによる抵抗の増大
を防ぎ、かつ２回目以降の目合せはラフに行うことがで
き、しかも最初のレジストによるアライメントで外形が
きまり次回のエツチングの際にずれは起きないという効
果がある。
がある場合にエツチングを数度に分けて、その間にＰＲ
工程を入れることにより、オーバーエツチングによる被
接続部のダメージやアンダエッチングによる抵抗の増大
を防ぎ、かつ２回目以降の目合せはラフに行うことがで
き、しかも最初のレジストによるアライメントで外形が
きまり次回のエツチングの際にずれは起きないという効
果がある。
第１図は本発明の一実施例の工程順断面図、第２図は従
来の工程順断面図である。 １・・・・・・基板、２・・・・・・配線、３・・・・
・・層間膜、４゜５・・・・・・レジスト。
来の工程順断面図である。 １・・・・・・基板、２・・・・・・配線、３・・・・
・・層間膜、４゜５・・・・・・レジスト。
Claims (1)
- 開口部の層間膜厚に差がある層間膜に開口を形成し、層
間膜を介して下位の層と接続をとる半導体装置の製造法
において、層間膜の薄いところが開口したらそこでエッ
チングを一旦中止し、その際に用いたレジストは残した
まま新たなレジストを付し、先に開口したところを覆う
ようにパターニングしエッチングを再開することにより
、層間膜厚に合わせたエッチングを行なうことを特徴と
する半導体装置の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26781389A JPH03127827A (ja) | 1989-10-13 | 1989-10-13 | 半導体装置の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26781389A JPH03127827A (ja) | 1989-10-13 | 1989-10-13 | 半導体装置の製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03127827A true JPH03127827A (ja) | 1991-05-30 |
Family
ID=17449963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26781389A Pending JPH03127827A (ja) | 1989-10-13 | 1989-10-13 | 半導体装置の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03127827A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4897702B2 (ja) * | 2004-12-22 | 2012-03-14 | ボルグワーナー トルクトランスファー システムズ エービー | 全輪駆動のトルク配分（ｖｅｃｔｏｒｉｎｇ）システム |
-
1989
- 1989-10-13 JP JP26781389A patent/JPH03127827A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4897702B2 (ja) * | 2004-12-22 | 2012-03-14 | ボルグワーナー トルクトランスファー システムズ エービー | 全輪駆動のトルク配分（ｖｅｃｔｏｒｉｎｇ）システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06204347A (ja) | コンタクトホールを形成する方法 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| JPS6120334A (ja) | 半導体装置の製造方法 | |
| KR950000090B1 (ko) | 반도체장치의 제조방법 | |
| KR950003224B1 (ko) | 다층배선 구조를 갖는 반도체 장치의 제조방법 | |
| KR970053546A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JP2811724B2 (ja) | エッチング方法 | |
| KR0138963B1 (ko) | 금속배선 형성방법 | |
| JPH0587973B2 (ja) | ||
| KR100372657B1 (ko) | 반도체소자의콘택형성방법 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| KR910000277B1 (ko) | 반도체 장치의 제조방법 | |
| JPS60201634A (ja) | 半導体装置の製造方法 | |
| JPH03263834A (ja) | 半導体装置の製造方法 | |
| KR19980054458A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JPH01278045A (ja) | 多層配線構造の製造方法 | |
| JPS62243341A (ja) | 半導体装置の製造方法 | |
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPH03152931A (ja) | 半導体装置の製造方法 | |
| JPH02134819A (ja) | 半導体装置の製造方法 | |
| JPS59135731A (ja) | 半導体装置の製造方法 | |
| KR20000066123A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR20010061546A (ko) | 강유전체 메모리 소자의 콘택식각 방법 | |
| JPH05121561A (ja) | 半導体装置の製造方法 | |
| JPH0282527A (ja) | 半導体装置の製造方法 |