JPH01278045A - 多層配線構造の製造方法 - Google Patents
多層配線構造の製造方法Info
- Publication number
- JPH01278045A JPH01278045A JP10790288A JP10790288A JPH01278045A JP H01278045 A JPH01278045 A JP H01278045A JP 10790288 A JP10790288 A JP 10790288A JP 10790288 A JP10790288 A JP 10790288A JP H01278045 A JPH01278045 A JP H01278045A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- interconnection layer
- etching
- etched
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000010410 layer Substances 0.000 claims abstract description 78
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 6
- 239000011229 interlayer Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 19
- 239000004065 semiconductor Substances 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の多層配線構造を製造する方法に関
する。
する。
従来、半導体装置の多層配線構造の製造に際しては、第
２図（ａ）乃至第２図（ｅ）に示す製造方法が用いられ
ている。
２図（ａ）乃至第２図（ｅ）に示す製造方法が用いられ
ている。
即ち、第２図（ａ）のように、図外の半導体基板表面の
絶縁膜ｌ上に、第１配線層２を所要パターンに形成し、
かつこの上に眉間絶縁膜３を被着する。そして、第２図
（ｂ）のように、フォトレジスト４でマスクを形成し、
スルーホール開設箇所に窓４ａを開設する。
絶縁膜ｌ上に、第１配線層２を所要パターンに形成し、
かつこの上に眉間絶縁膜３を被着する。そして、第２図
（ｂ）のように、フォトレジスト４でマスクを形成し、
スルーホール開設箇所に窓４ａを開設する。
次いで、第２図（Ｃ）のように、前記フォトレジスト４
をマスクにして前記層間絶縁膜３をエツチングしてスル
ーホール５を開設し、ここに第１配線層２を露出させる
。
をマスクにして前記層間絶縁膜３をエツチングしてスル
ーホール５を開設し、ここに第１配線層２を露出させる
。
しかる後、第２図（ｄ）のように、全面に第２配線層６
を被着し、かつこの上に所要パターンのフォトレジスト
７を形成する。そして、このフォトレジスト７をマスク
にして第２配線層６をエツチングすることにより、第２
図（ｅ）のように、スルーホール５を通して第１配線層
２に導通される第２配線層６が形成される。
を被着し、かつこの上に所要パターンのフォトレジスト
７を形成する。そして、このフォトレジスト７をマスク
にして第２配線層６をエツチングすることにより、第２
図（ｅ）のように、スルーホール５を通して第１配線層
２に導通される第２配線層６が形成される。
上述した従来の多層配線構造の製造方法では、第１配線
層２及び第２配線層６に夫々アルミニウムを用いている
。このため、第３図（ａ）に示すように、第２配線層６
をエツチングするためのフォトレジスト７にマスクの位
置ずれが生じ、フォトレジスト７がスルーホール５の全
部を被覆していない状態が生じると、第３図（ｂ）のよ
うに、第２配線層６のエツチングによって第１配線層２
も同時にエツチングされてしまうことがある。これによ
り、第１配線層２がスルーホール５において断線され、
半導体装置が不良となる。
層２及び第２配線層６に夫々アルミニウムを用いている
。このため、第３図（ａ）に示すように、第２配線層６
をエツチングするためのフォトレジスト７にマスクの位
置ずれが生じ、フォトレジスト７がスルーホール５の全
部を被覆していない状態が生じると、第３図（ｂ）のよ
うに、第２配線層６のエツチングによって第１配線層２
も同時にエツチングされてしまうことがある。これによ
り、第１配線層２がスルーホール５において断線され、
半導体装置が不良となる。
この断線を防止するためには、第２配線層６のエツチン
グマスクとしてのフォトレジスト７がスルーホール５を
確実に覆うように、その目合わせマージンを大きくとる
必要があるが、これでは素子の微細化が損なわれ、半導
体集積回路等の半導体装置の高集積化を妨げる原因とな
る。
グマスクとしてのフォトレジスト７がスルーホール５を
確実に覆うように、その目合わせマージンを大きくとる
必要があるが、これでは素子の微細化が損なわれ、半導
体集積回路等の半導体装置の高集積化を妨げる原因とな
る。
本発明はフォトレジストの目合わせマージンを大きくす
ることなく第１配線層の断線を防止することが可能な多
層配線構造の製造方法を提供することを目的としている
。
ることなく第１配線層の断線を防止することが可能な多
層配線構造の製造方法を提供することを目的としている
。
本発明の多層配線構造の製造方法は、基板上に第１配線
層を形成する工程と、この第１配線層上に眉間絶縁膜を
形成し、かつ第１配線層を露呈するスルーホールを開設
する工程と、このスルーホールを含む領域に前記第１配
線層と異なる材質の第２配線層を形成する工程と、この
第２配線層を前記第１配線層をエツチングしない条件で
所要パターンにエツチングする工程とを含んでいる。
層を形成する工程と、この第１配線層上に眉間絶縁膜を
形成し、かつ第１配線層を露呈するスルーホールを開設
する工程と、このスルーホールを含む領域に前記第１配
線層と異なる材質の第２配線層を形成する工程と、この
第２配線層を前記第１配線層をエツチングしない条件で
所要パターンにエツチングする工程とを含んでいる。
上述した方法では、第２配線層のエツチング時に第１配
線層が露出されている場合でも、このエツチング工程に
おいて第１配線層がエツチングされることがなく、第１
配線層の断線を防止する。
線層が露出されている場合でも、このエツチング工程に
おいて第１配線層がエツチングされることがなく、第１
配線層の断線を防止する。
次に、本発明を図面を参照して説明する。
第１図（ａ）乃至第１図（ｅ）は本発明の一実施例をそ
の製造工程順に示す断面図である。
の製造工程順に示す断面図である。
先ず、第１図（ａ）のように、図外の半導体基板表面に
形成されたＣＶＤシリコン酸化映等の絶縁膜１上に、第
１配線層２を所要パターンに形成し、かつこの上にリン
ガラス等の眉間絶縁膜３を１．０μｍの厚さに被着する
。このとき、第１配線層２には銅を用いており、０．５
μｍの厚さに形成している。そして、第１図（ｂ）のよ
うに、フォトレジスト４でマスクを形成し、スルーホー
ル開設箇所に窓４ａを開設する。
形成されたＣＶＤシリコン酸化映等の絶縁膜１上に、第
１配線層２を所要パターンに形成し、かつこの上にリン
ガラス等の眉間絶縁膜３を１．０μｍの厚さに被着する
。このとき、第１配線層２には銅を用いており、０．５
μｍの厚さに形成している。そして、第１図（ｂ）のよ
うに、フォトレジスト４でマスクを形成し、スルーホー
ル開設箇所に窓４ａを開設する。
次いで、第１図（Ｃ）のように、前記フォトレジスト４
をマスクにして前記層間絶縁膜３をウェットエツチング
し、続いてドライエツチングしてスルーホール５を開設
し、ここに第１配線層２を露出させる。
をマスクにして前記層間絶縁膜３をウェットエツチング
し、続いてドライエツチングしてスルーホール５を開設
し、ここに第１配線層２を露出させる。
しかる後、第１図（ｄ）のように、全面に第２配線層６
を被着し、かつこの上に所要パターンのフォトレジスト
７を形成する。このとき、第２配線層６にはアルミニウ
ムを用いて０．５μｍの厚さに形成している。そして、
°このフォトレジスト７をマスクにして第２配線層６を
エツチングすることにより、第１図（ｅ）のように、ス
ルーホール５を通して第１配線層２に導通される第２配
線層６が形成される。
を被着し、かつこの上に所要パターンのフォトレジスト
７を形成する。このとき、第２配線層６にはアルミニウ
ムを用いて０．５μｍの厚さに形成している。そして、
°このフォトレジスト７をマスクにして第２配線層６を
エツチングすることにより、第１図（ｅ）のように、ス
ルーホール５を通して第１配線層２に導通される第２配
線層６が形成される。
このエツチングに際しては、アルミニウムのみをエツチ
ングし、銅を殆どエツチングすることがないガスを用い
たエツチング法を採用する。例えば、ＣＣＺ、ガスを用
いたドライエツチング法を採用することができる。
ングし、銅を殆どエツチングすることがないガスを用い
たエツチング法を採用する。例えば、ＣＣＺ、ガスを用
いたドライエツチング法を採用することができる。
このようなエツチング法を用いることにより、第２配線
層６のアルミニウムをエツチングしたときに、第１配線
層２の銅がエツチングされることは殆どない、したがっ
て、第１図（ｄ）のように、フォトレジスト７に位置ず
れが生じていて、スルーホール５の全てがフォトレジス
ト７で覆われていない場合でも、第１配線層２がエツチ
ングされることはなく、第１配線層２の断線が防止でき
る。
層６のアルミニウムをエツチングしたときに、第１配線
層２の銅がエツチングされることは殆どない、したがっ
て、第１図（ｄ）のように、フォトレジスト７に位置ず
れが生じていて、スルーホール５の全てがフォトレジス
ト７で覆われていない場合でも、第１配線層２がエツチ
ングされることはなく、第１配線層２の断線が防止でき
る。
ここで、第１配線層と第２配線層とは夫々エツチングに
選択性を有し、第２配線層をエツチングしたときに第１
配線層がエツチングされない材質であれば、他の材質を
用いてもよ（、例えば第１配線層に金を用い、第２配線
層にアルミニウムを用いてもよい。
選択性を有し、第２配線層をエツチングしたときに第１
配線層がエツチングされない材質であれば、他の材質を
用いてもよ（、例えば第１配線層に金を用い、第２配線
層にアルミニウムを用いてもよい。
以上説明したように本発明は、第１配線層と異なる材質
の第２配線層を形成した上で、この第２配線層を第１配
線層をエツチングしない条件で所要パターンにエツチン
グしているので、第２配線層のエツチング時に第１配線
層が露出されている場合でも第１配線層がエツチングさ
れることがなく、フォトレジスト等における目合わせマ
ージンを減少しながらも第１配線層の断線を防止し、半
導体装置の高集積化を図ることができる効果がある。
の第２配線層を形成した上で、この第２配線層を第１配
線層をエツチングしない条件で所要パターンにエツチン
グしているので、第２配線層のエツチング時に第１配線
層が露出されている場合でも第１配線層がエツチングさ
れることがなく、フォトレジスト等における目合わせマ
ージンを減少しながらも第１配線層の断線を防止し、半
導体装置の高集積化を図ることができる効果がある。
第１図（ａ）乃至第１図（ｅ）は本発明の一実施例を製
造工程順に示す断面図、第２図（ａ）乃至第２図（ｅ）
は従来方法を工程順に示す断面図、第３図（ａ）及び第
３図（ｂ）は従来の不具合を示す断面図である。 ｌ・・・絶縁膜、２・・・第１配線層、３・・・層間絶
縁膜、４・・・フォトレジスト、４ａ・・・窓、５・・
・スルーホール、６・・・第２配線層、７・・・フォト
レジスト。 第１図 第２図 第２図 第３図
造工程順に示す断面図、第２図（ａ）乃至第２図（ｅ）
は従来方法を工程順に示す断面図、第３図（ａ）及び第
３図（ｂ）は従来の不具合を示す断面図である。 ｌ・・・絶縁膜、２・・・第１配線層、３・・・層間絶
縁膜、４・・・フォトレジスト、４ａ・・・窓、５・・
・スルーホール、６・・・第２配線層、７・・・フォト
レジスト。 第１図 第２図 第２図 第３図
Claims (1)
- １、基板上に第１配線層を形成する工程と、この第１配
線層上に層間絶縁膜を形成し、かつ第１配線層を露呈す
るスルーホールを開設する工程と、このスルーホールを
含む領域に前記第１配線層と異なる材質の第２配線層を
形成する工程と、この第２配線層を前記第１配線層をエ
ッチングしない条件で所要パターンにエッチングする工
程とを含むことを特徴とする多層配線構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10790288A JPH01278045A (ja) | 1988-04-30 | 1988-04-30 | 多層配線構造の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10790288A JPH01278045A (ja) | 1988-04-30 | 1988-04-30 | 多層配線構造の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01278045A true JPH01278045A (ja) | 1989-11-08 |
Family
ID=14470968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10790288A Pending JPH01278045A (ja) | 1988-04-30 | 1988-04-30 | 多層配線構造の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01278045A (ja) |
-
1988
- 1988-04-30 JP JP10790288A patent/JPH01278045A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0613470A (ja) | 半導体装置およびその製造方法 | |
| JPH06177265A (ja) | 半導体装置およびその製造方法 | |
| US5506173A (en) | Process of fabricating a dielectric film for a semiconductor device | |
| JPH01278045A (ja) | 多層配線構造の製造方法 | |
| JPS59195844A (ja) | 半導体装置の製造方法 | |
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPH02105554A (ja) | 半導体装置の製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| KR910000277B1 (ko) | 반도체 장치의 제조방법 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPH073835B2 (ja) | 半導体装置 | |
| JP2758765B2 (ja) | 半導体装置の製造方法 | |
| KR100372657B1 (ko) | 반도체소자의콘택형성방법 | |
| KR0135254B1 (ko) | 반도체 소자의 배선층 상호 연결방법 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| JPS58155A (ja) | 半導体装置の製造方法 | |
| JPS62243341A (ja) | 半導体装置の製造方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPS61208851A (ja) | 半導体装置の製造方法 | |
| JPS63312657A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPH04256339A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPS59163838A (ja) | 半導体装置の製造方法 |