JPS62243341A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62243341A JPS62243341A JP8501086A JP8501086A JPS62243341A JP S62243341 A JPS62243341 A JP S62243341A JP 8501086 A JP8501086 A JP 8501086A JP 8501086 A JP8501086 A JP 8501086A JP S62243341 A JPS62243341 A JP S62243341A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- insulating film
- wiring
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 239000011229 interlayer Substances 0.000 claims abstract description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 30
- 229910052782 aluminium Inorganic materials 0.000 abstract description 30
- 239000010410 layer Substances 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に多層配線の
平坦化を図った半導体装置の製造方法に関する。
平坦化を図った半導体装置の製造方法に関する。
近年における半導体装置の高集積化に伴って、配線に多
層構造が採用されることが増大している。
層構造が採用されることが増大している。
この多層配線構造は、下側配線上に層間1!I縁膜を形
成し、この上に上側配線を形成したものであり、層間絶
縁膜に開設した開口(スルーホール)を通して下側配線
と上側配線との相互接続を図るように構成している。
成し、この上に上側配線を形成したものであり、層間絶
縁膜に開設した開口(スルーホール)を通して下側配線
と上側配線との相互接続を図るように構成している。
このような多層配線構造の製造方法としては、通常第2
図(a)〜(g)に示す方法が用いられている。
図(a)〜(g)に示す方法が用いられている。
この方法は、基板ll上に下側配線としての第1アルミ
ニウム配線12を形成しく同図(a))、この上に酸化
シリコン等の層間絶縁膜13を形成している(同図(b
))。そして、この上にフォトレジスト膜14を形成し
た後(同図(C))、前記第1アルミニウム配線12上
の所要箇所に窓14aを開口しく同図(d) )、これ
をマスクにして層間絶縁膜13をエツチングし、スルー
ホール16を開設して第1アルミニウム配線12の一部
を露呈させる(同図(e))。
ニウム配線12を形成しく同図(a))、この上に酸化
シリコン等の層間絶縁膜13を形成している(同図(b
))。そして、この上にフォトレジスト膜14を形成し
た後(同図(C))、前記第1アルミニウム配線12上
の所要箇所に窓14aを開口しく同図(d) )、これ
をマスクにして層間絶縁膜13をエツチングし、スルー
ホール16を開設して第1アルミニウム配線12の一部
を露呈させる(同図(e))。
しかる後、前記フォトレジスト膜14を除去しく同図(
f))、その上で第2アルミニウム配線17を形成する
ことにより、同図(g)のようにスルーホール16を通
して相互に接続された多層配線構造を得ることができる
。
f))、その上で第2アルミニウム配線17を形成する
ことにより、同図(g)のようにスルーホール16を通
して相互に接続された多層配線構造を得ることができる
。
上述した従来の製造方法では、第2図(b)のように、
層間絶縁膜13の表面が第1アルミニウム配線12の上
で盛り上がるので、スルーホール16を形成した箇所で
は同図(f)のように段差が極めて急峻なものになる。
層間絶縁膜13の表面が第1アルミニウム配線12の上
で盛り上がるので、スルーホール16を形成した箇所で
は同図(f)のように段差が極めて急峻なものになる。
このため、このスルーホール16上に形成した第2アル
ミニウム配線17におけるステップカバレジ性が悪くな
り、スルーホール16の寸法が小さい部分では第2アル
ミニウム配線17の断線を招き易いという問題がある。
ミニウム配線17におけるステップカバレジ性が悪くな
り、スルーホール16の寸法が小さい部分では第2アル
ミニウム配線17の断線を招き易いという問題がある。
本発明はこのような問題を解消し、第2アルミニウム配
線等の上側配線におけるステップカバレジを改善してそ
の断線を防止することを実現するものである。
線等の上側配線におけるステップカバレジを改善してそ
の断線を防止することを実現するものである。
本発明の半導体装置の製造方法は、下側配線。
層間絶縁膜及び上側配線を備える多層配線構造を有する
半導体装置の製造に際し、前記層間絶縁膜の表面を前記
下側配線上の箇所で表面エツチングしてこの箇所の膜厚
を低減し、前記層間vA縁膜の表面を平坦化する工程を
含んでいる。
半導体装置の製造に際し、前記層間絶縁膜の表面を前記
下側配線上の箇所で表面エツチングしてこの箇所の膜厚
を低減し、前記層間vA縁膜の表面を平坦化する工程を
含んでいる。
次に、本発明を図面を参照して説明する。
第1図(a)〜(k)は本発明の一実施例を製造工程順
に示す断面図である。
に示す断面図である。
先ず、第1図(a)のように、基板1上に所要パターン
形状に下側配線としての第1アルミニウム配線2を形成
する。この第1アルミニウム配線2の形成には、アルミ
ニウム膜を基板1の全面に蒸着した後これを選択エツチ
ング法によってパターニングする公知の方法を利用でき
る。そして、同図(b)のようにこの第1アルミニウム
配線2上に酸化シリコン等の層間絶縁膜3を所要の厚さ
に形成する。
形状に下側配線としての第1アルミニウム配線2を形成
する。この第1アルミニウム配線2の形成には、アルミ
ニウム膜を基板1の全面に蒸着した後これを選択エツチ
ング法によってパターニングする公知の方法を利用でき
る。そして、同図(b)のようにこの第1アルミニウム
配線2上に酸化シリコン等の層間絶縁膜3を所要の厚さ
に形成する。
次いで、同図(C)のように全面にネガタイプのフォト
レジスト膜4を形成する。この後、前記第1アルミニウ
ム配線2のパターン形成に使用したフォトマスク(図示
せず)を再度使用して露光・現像を行い、同図(d)の
ように前記フォトレジスト膜4の前記第1アルミニウム
配線3上の箇所に窓4aを開設する。
レジスト膜4を形成する。この後、前記第1アルミニウ
ム配線2のパターン形成に使用したフォトマスク(図示
せず)を再度使用して露光・現像を行い、同図(d)の
ように前記フォトレジスト膜4の前記第1アルミニウム
配線3上の箇所に窓4aを開設する。
続いて、このフォトレジスト膜4をマスクとしてエツチ
ング処理を施し、同図(e)のように前記層間絶縁膜3
のフォトレジスト膜4の窓4aに露呈されている部分を
前記第1アルミニウム配線2の厚さに略等しい厚さだけ
その膜厚を低減させる。その後前記フォトレジスト膜4
を除去すれば、同図(f)のように前記層間絶縁膜3は
表面が略平坦なものに修正された状態とされる。
ング処理を施し、同図(e)のように前記層間絶縁膜3
のフォトレジスト膜4の窓4aに露呈されている部分を
前記第1アルミニウム配線2の厚さに略等しい厚さだけ
その膜厚を低減させる。その後前記フォトレジスト膜4
を除去すれば、同図(f)のように前記層間絶縁膜3は
表面が略平坦なものに修正された状態とされる。
その後、同図(g)のように、改めてフォトレジスト膜
5を全面に形成した後、図外のフォトマスクを用いて同
図(h)のようにスルーホール相当箇所に窓5aを開設
する。そして、このフォトレジスト膜5をマスクにして
前記層間絶縁膜3をエツチングすることにより、同図(
i)のように前記第1アルミニウム配線2上の使用箇所
にスルーホール6を開設する。なお、この実施例ではス
ルーホール6の開設には、等方性上・ノチング及び異方
性エツチングを順次行なった2段重・ノチング方法を採
用し、スルーホール6内面を緩い傾斜面となるようにし
ている。
5を全面に形成した後、図外のフォトマスクを用いて同
図(h)のようにスルーホール相当箇所に窓5aを開設
する。そして、このフォトレジスト膜5をマスクにして
前記層間絶縁膜3をエツチングすることにより、同図(
i)のように前記第1アルミニウム配線2上の使用箇所
にスルーホール6を開設する。なお、この実施例ではス
ルーホール6の開設には、等方性上・ノチング及び異方
性エツチングを順次行なった2段重・ノチング方法を採
用し、スルーホール6内面を緩い傾斜面となるようにし
ている。
しかる後、同図(j)のように前記フォトレジスト膜5
を除去して層間絶縁膜3の表面を露呈させた後に、同図
(k)のように上側配線としての第2アルミニウム配線
7を所望のパターン形状に形成する。この第2アルミニ
ウム配線7は公知のようにアルミニウム膜の蒸着及びそ
の選択工・ノチフグ法によるバターニングによって形成
することは言うまでもない。これにより、前記スルーホ
ール6において第1アルミニウム配線2に接続されるこ
とになり、2層の配線構造が完成される。
を除去して層間絶縁膜3の表面を露呈させた後に、同図
(k)のように上側配線としての第2アルミニウム配線
7を所望のパターン形状に形成する。この第2アルミニ
ウム配線7は公知のようにアルミニウム膜の蒸着及びそ
の選択工・ノチフグ法によるバターニングによって形成
することは言うまでもない。これにより、前記スルーホ
ール6において第1アルミニウム配線2に接続されるこ
とになり、2層の配線構造が完成される。
この製造方法によれば、第1アルミニウム配線2上の層
間絶縁膜3の表面をエツチングして表面の盛り上がりを
なくして平坦化しているため、スルーホール6を開設し
た場合でも、その段差を緩和できる。このため、第2ア
ルミニウム配線7のステップカバレジ性を改善してその
断線を防止することができる。また、この層間絶縁膜3
の表面エツチングに際しては、フォトレジスト膜4にネ
ガタイプを用いているので、第1アルミニウム配線2を
パターン形成する際に用いたフォトマスクをそのまま利
用して窓4aを開設でき、層間絶縁膜3における前記し
た表面エツチングを極めて容易に行うことができる。
間絶縁膜3の表面をエツチングして表面の盛り上がりを
なくして平坦化しているため、スルーホール6を開設し
た場合でも、その段差を緩和できる。このため、第2ア
ルミニウム配線7のステップカバレジ性を改善してその
断線を防止することができる。また、この層間絶縁膜3
の表面エツチングに際しては、フォトレジスト膜4にネ
ガタイプを用いているので、第1アルミニウム配線2を
パターン形成する際に用いたフォトマスクをそのまま利
用して窓4aを開設でき、層間絶縁膜3における前記し
た表面エツチングを極めて容易に行うことができる。
ここで、前記実施例では第1.第2アルミニウム配線か
らなる2層の配線構造の場合について説明したが、アル
ミニウム以外の配線構造の場合及び3層以上の配線構造
においても本発明を同様に適用することができる。
らなる2層の配線構造の場合について説明したが、アル
ミニウム以外の配線構造の場合及び3層以上の配線構造
においても本発明を同様に適用することができる。
以上説明したように本発明は、下側配線上に形成する層
間絶縁膜の表面を下側配線上の箇所で表面エツチングし
てその表面を平坦化しているので、この層間絶縁膜上に
形成する上側配線のステップカバレジを改善し、上側配
線における断線を防止することができる。
間絶縁膜の表面を下側配線上の箇所で表面エツチングし
てその表面を平坦化しているので、この層間絶縁膜上に
形成する上側配線のステップカバレジを改善し、上側配
線における断線を防止することができる。
第1図(a)乃至(k)は本発明の一実施例を製造工程
順に説明する断面図、第2図(a)乃至(g)は従来方
法の工程を説明するための断面図である。 1・・・基板、2・・・第1アルミニウム配線(下側配
線)3・・・層間絶縁膜、4・・・フォトレジスト膜、
5・・・フォトレジスト膜、6・・・スルーホール、7
・・・第2アルミニウム配線、11・・・基板、12・
・・第1アルミニウム配線、13・・・層間絶縁膜、1
4・・・フォトレジスト膜、16・・・スルーホール、
17・・・第2フルミニウム配線。 第1図 第1図 第1図 第2図
順に説明する断面図、第2図(a)乃至(g)は従来方
法の工程を説明するための断面図である。 1・・・基板、2・・・第1アルミニウム配線(下側配
線)3・・・層間絶縁膜、4・・・フォトレジスト膜、
5・・・フォトレジスト膜、6・・・スルーホール、7
・・・第2アルミニウム配線、11・・・基板、12・
・・第1アルミニウム配線、13・・・層間絶縁膜、1
4・・・フォトレジスト膜、16・・・スルーホール、
17・・・第2フルミニウム配線。 第1図 第1図 第1図 第2図
Claims (2)
- (1)基板上に所要パターンに形成した下側配線と、こ
の下側配線上に形成した層間絶縁膜と、この層間絶縁膜
上に形成した上側配線とで多層に構成した配線構造を有
する半導体装置の製造に際し、前記層間絶縁膜の表面を
前記下側配線上の箇所で表面エッチングしてこの箇所の
膜厚を低減し、前記層間絶縁膜の表面を平坦化する工程
を含むことを特徴とする半導体装置の製造方法。 - (2)下側配線上に形成した層間絶縁膜上にネガタイプ
のフォトレジスト膜を形成する工程と、このフォトレジ
スト膜に対して下側配線のパターン形成に用いたフォト
マスクを用いて露光・現像を行ない前記下側配線上の箇
所に窓を開設する工程と、このフォトレジスト膜をマス
クにして前記層間絶縁膜の表面を所要厚さだけ表面エッ
チングする工程とを含む特許請求の範囲第1項記載の半
導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8501086A JPS62243341A (ja) | 1986-04-15 | 1986-04-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8501086A JPS62243341A (ja) | 1986-04-15 | 1986-04-15 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62243341A true JPS62243341A (ja) | 1987-10-23 |
Family
ID=13846772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8501086A Pending JPS62243341A (ja) | 1986-04-15 | 1986-04-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62243341A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0945684A (ja) * | 1995-07-28 | 1997-02-14 | Nec Corp | 半導体装置の製造方法およびその装置 |
-
1986
- 1986-04-15 JP JP8501086A patent/JPS62243341A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0945684A (ja) * | 1995-07-28 | 1997-02-14 | Nec Corp | 半導体装置の製造方法およびその装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06204347A (ja) | コンタクトホールを形成する方法 | |
JPS62243341A (ja) | 半導体装置の製造方法 | |
JPS59195844A (ja) | 半導体装置の製造方法 | |
JPH02105554A (ja) | 半導体装置の製造方法 | |
KR100248809B1 (ko) | 반도체 장치 제조방법 | |
KR950000090B1 (ko) | 반도체장치의 제조방법 | |
JPH0587973B2 (ja) | ||
JPH0645332A (ja) | 半導体装置の製造方法 | |
JP3079608B2 (ja) | 半導体装置の製造方法 | |
JPH0228324A (ja) | 半導体装置の製造方法 | |
JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH09186233A (ja) | 半導体装置の製造方法 | |
JPH0680660B2 (ja) | 半導体装置の製造方法 | |
JPH03127827A (ja) | 半導体装置の製造法 | |
JPH1027845A (ja) | 半導体装置の製造方法 | |
JPH0567687A (ja) | 半導体装置及びその製造方法 | |
JPS61172350A (ja) | 半導体装置の製造方法 | |
JPS62145842A (ja) | 半導体装置の製造方法 | |
JPS63312657A (ja) | 半導体集積回路装置の製造方法 | |
JPH03263836A (ja) | 半導体装置の電極配線形成方法 | |
JPH01278045A (ja) | 多層配線構造の製造方法 | |
JPH03152931A (ja) | 半導体装置の製造方法 | |
JPH06112198A (ja) | 半導体装置の製造方法 | |
JPS60227440A (ja) | 半導体装置の製造方法 | |
JPH1145885A (ja) | 半導体装置の製造方法 |