KR950003224B1 - 다층배선 구조를 갖는 반도체 장치의 제조방법 - Google Patents
다층배선 구조를 갖는 반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR950003224B1 KR950003224B1 KR1019920005999A KR920005999A KR950003224B1 KR 950003224 B1 KR950003224 B1 KR 950003224B1 KR 1019920005999 A KR1019920005999 A KR 1019920005999A KR 920005999 A KR920005999 A KR 920005999A KR 950003224 B1 KR950003224 B1 KR 950003224B1
- Authority
- KR
- South Korea
- Prior art keywords
- pillar
- photoresist
- insulating film
- interlayer insulating
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 7
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 239000002184 metal Substances 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 17
- 239000011229 interlayer Substances 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000007796 conventional method Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래의 제조방법을 설명하기 위한 평탄화용 포토레지스트를 도포한 상태를 보인 반도체 장치의 단면도.
제 2(a) 도~제 2(d) 도는 본 발명에 의한 제조방법을 보여주는 반도체 장치의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 제 1 차 금속층
3 : 필라(Pilla) 4 : 층간절연막
5 : 포토레지스트 6 : 제 2 차 금속층
본 발명은 다층배선구조를 갖는 반도체 장치의 제조방법에 관한 것으로서, 더욱 구체적으로는 적어도 2층의 금속배선 구조에서 금속배선간 필라접촉의 성능을 개선시킨 반도체 장치의 제조방법에 관한 것이다.
다층구조의 반도체 장치를 제조하는 종래의 방법을 제 1 도에 의거하여 설명하면 다음과 같다.
제 1 도는 종래의 제조방법을 설명하기 위해 제 2 차 금속층을 형성하기 이전의 공정인 평탄화 공정을 보여주기 위한 반도체 장치의 단면도이다.
제 1 도에서, 실리콘기판(1)상에 소정패턴으로 제 1 차 금속층(2)이 형성되어 있고, 이 제 1 차 금속(2)의 전면에 다층금속간 전기적 접촉을 위해 필라(Pilla : 3)가 형성되며, 그리고 상기 기판의 전면에 층간절연막(4)과 평탄화용 포토레지스트(5)가 순차 형성된 구조를 보여주고 있다.
이러한 상태에서, 종래의 방법은 상기 제 1 차 금속층(2)과 추후로 형성될 제 2 차 금속층 사이의 전기적 접촉을 위해 상기 포토레지스트(5)와 층간절연막(4)을 상기 필라(3)의 전면위치까지 식각하여 평탄화한다.
이때, 상기 층간절연막(4)위에 형성된 포토레지스트(5)의 굴곡이 많고 아울러 간격이 조밀하여 단차가 심해질수록 스텝커버리지(step corerage)특성이 저하되고 아울러 식각특성이 나빠지게 된다.
즉, 종래의 방법으로는 상기 필라(3)의 전면까지 식각할때 식각의 균일도차이로 인해 제 1 차 금속층(2)과 추후형성될 제 2 차 금속층을 연결하여 주는 층간절연막(4)이 모두 제거될수도 있고, 아울러 층간절연막이 상기 필라(3)상에도 남아있을 경우도 발생되기 때문에 필라의 기능이 수행되지 못하는 결점이 있었다.
따라서, 본 발명은 필라상에 있는 층간절연막을 완전제거한 상태에서 제 2 차 금속층을 형성되게 하여 층간금속의 전기적 신뢰성을 향상시키는 다층배선구조를 갖는 반도체 장치의 제조방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 일특징에 의하면, 다층배선구조를 갖는 반도체 장치의 제조방법은 제 1 차 금속과 제 2 차 금속의 전기적 접촉을 위한 필라의 전면을 노출시키기 위해 평탄화용 포토레지스트가 형성된 상태에서 이 포토레지스트와 층간절연막을 선택적으로 식각하여 상기 필라의 전면에 개구부를 형성하는 공정과, 이어 상기 개구부를 포함하여 기판의 전면에 평탄화용 포토레지스트를 재차 도포하여 굴곡의 단차를 줄이는 공정 및, 상기 포토레지스트와 층간절연막을 상기 필라의 전면위치까지 식각해서 제 2 차 금속층을 형성하는 공정을 포함한다. 상기 개구부의 직경은 필라의 직경보다 동일 또는 상대적으로 작게 형성하는 것이 바람직하다.
이하 본 발명의 실시예를 상세히 설명한다.
제 2 도는 본 발명의 제조방법을 보여주는 도면으로서, 제 1 도에 도시된 동일 기능 및 부분에 대하여는 동일부호를 사용한다. 제 2(a) 도는 제 1 도의 구조에 개구부가 형성된 구조를 보여주고 있다.
제 2(a) 도에서, 마스크를 사용하여 포토레지스트(5a)와 층간절연막(4)이 선택적으로 식각되어 상기 필라(3)위에 개구부가 형성된다.
상기 개구부의 직경(X1)은 상기 필라(3)의 직경(X2)보다 작게 형성되는 것이 바람직하다.
즉, 0<X1≤X2의 조건을 만족하면서 상기 개구부를 형성하면 필라(3)의 전기적 접촉기능을 만족하게 수행할 수 있다.
제 2(b) 도는 상기 개구부 형성을 위한 포토레지스트(5a)를 제거한 다음 상기 기판(1)의 전면에 상기 개구부를 포함하여 평탄화용 포토레지스트(5b)를 도포한 것을 보여주고 있다. 이때의 평탄화용 포토레지스트(5b)는 기판(1)전면에 대한 단차를 가능한 감소시키면서 형성된다.
제 2(c) 도는 상기 포토레지스트(5b)와 중간절연막(4)을 상기 필라(3)의 전면까지 식각한 상태로 보여주고 있다.
제 2(d) 도는 상기 필라(3)의 전면에 공지의 방법으로 제 2 차 금속층(6)을 형성시킨 구조를 보여주고 있다.
이와 같이, 본 발명은 제 2 차 금속층을 형성하기 위해 평탄화용 포토레지스트를 도포하기 전에 필라위에 개구부를 형성하기 위한 포토레지스트를 도포하고, 선택적 식각에 의해 상기 개구부를 형성하며, 이어 이 개구부를 포함하여 평탄화용 포토레지스트를 형성한 다음 평탄화 공정을 수행하기 때문에 층간절연막이 상기 필라위에 남아있는 것이 전혀 없게 된다.
따라서, 본 발명에 의하면 제 1 차 금속과 제 2 차 금속 사이의 전기적 신뢰성을 개선시킬 수 있다.
Claims (1)
- 실리콘 기판(1)상에 있고 층간절연막(4)으로 격리되어 있는 제 1 차 금속층(2)과 제 2 차 금속층(6) 사이의 전기적 접촉을 위한 필라(3)의 전면까지 식각하는 평탄화 공정을 포함하는 다층배선구조를 갖는 반도체 장치의 제조방법에 있어서, 상기 필라(3)를 덮고 있는 상기 층간절연막(4)상에 마스크로 소정패턴의 포토레지스트(5a)를 형성한 다음 상기 층간절연막(4)을 선택적 식각하여 상기 필라(3)위에 상기 개구부를 형성하는 공정과, 상기 포토레지스트(5a)를 제거한 다음 평탄화용 포토레지스트(5b)를 도포하는 공정 및, 상기 평탄화용 포토레지스트(5b) 및 상기 층간절연막(4)을 상기 필라(3)의 전면까지 식각하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920005999A KR950003224B1 (ko) | 1992-04-10 | 1992-04-10 | 다층배선 구조를 갖는 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920005999A KR950003224B1 (ko) | 1992-04-10 | 1992-04-10 | 다층배선 구조를 갖는 반도체 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930022473A KR930022473A (ko) | 1993-11-24 |
| KR950003224B1 true KR950003224B1 (ko) | 1995-04-06 |
Family
ID=19331608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920005999A KR950003224B1 (ko) | 1992-04-10 | 1992-04-10 | 다층배선 구조를 갖는 반도체 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950003224B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7547735B1 (en) | 2006-12-04 | 2009-06-16 | Henkel Corporation | UV curable compositions |
-
1992
- 1992-04-10 KR KR1019920005999A patent/KR950003224B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7547735B1 (en) | 2006-12-04 | 2009-06-16 | Henkel Corporation | UV curable compositions |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930022473A (ko) | 1993-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0167889B1 (ko) | 반도체 소자의 비아홀의 형성방법 | |
| KR950003224B1 (ko) | 다층배선 구조를 갖는 반도체 장치의 제조방법 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| KR100197116B1 (ko) | 반도체 소자의 다층금속배선 형성 방법 | |
| KR100265991B1 (ko) | 반도체 장치의 다층 배선간 연결공정 | |
| KR910000277B1 (ko) | 반도체 장치의 제조방법 | |
| KR920006186B1 (ko) | 배선용 콘택홀 형성방법 | |
| KR0162140B1 (ko) | 콘택 홀 형성방법 | |
| KR100248150B1 (ko) | 반도체소자의 콘택홀형성방법 | |
| KR100390941B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR920007823B1 (ko) | 다층금속 박막사이의 산화막 평탄화방법 | |
| KR100424190B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR950002954B1 (ko) | 필라반대형상 평탄화를 이용한 다층배선의 반도체 장치의 제조방법 | |
| KR100313942B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100333652B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR940011731B1 (ko) | 개구부의 형성방법 | |
| KR20000043099A (ko) | 반도체 소자의 도전층 배선 형성 방법 | |
| KR20050032308A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR950009293B1 (ko) | 식각선택비가 향상된 단층레지스트 패턴 형성방법 | |
| KR19980050135A (ko) | 반도체소자의 콘택홀 제조방법 | |
| KR0166488B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR19980053654A (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR20000039692A (ko) | 반도체장치의 비어홀 형성방법 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPS61180456A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19971227 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |