JPS60201634A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60201634A JPS60201634A JP5880584A JP5880584A JPS60201634A JP S60201634 A JPS60201634 A JP S60201634A JP 5880584 A JP5880584 A JP 5880584A JP 5880584 A JP5880584 A JP 5880584A JP S60201634 A JPS60201634 A JP S60201634A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- contact hole
- etching
- silicon dioxide
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 18
- 230000035945 sensitivity Effects 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 6
- 239000011343 solid material Substances 0.000 claims 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052782 aluminium Inorganic materials 0.000 abstract description 10
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 10
- 239000000377 silicon dioxide Substances 0.000 abstract description 10
- 239000004411 aluminium Substances 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 239000010410 layer Substances 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 235000014121 butter Nutrition 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、産業上の利用分野
本発明は、絶縁層にフンタクト穴を設けるエツチング、
または多層配線の配線パターン形成のエツチングなどの
エツチング工程を含む半導体装置の製造方法に関する。
または多層配線の配線パターン形成のエツチングなどの
エツチング工程を含む半導体装置の製造方法に関する。
口、従来技術
一般に、半導体集積回路にはポリシリコン配線とアルミ
ニウム配線による二層配線、又は、ポリシリコン配線と
アルミニウム配線を多層に積み重ねた多層配線が使用さ
れており、また、積重ねた配線と配線との間、半導体基
板の拡散層領域と配線間は眉間に設けられた絶縁層にあ
けられたコンタクト穴によって接続されている。この配
線とコンタクト穴は通常エツチングにより形成され、パ
ターンの端部に急激な段差が生じている。この為、他の
配線の上を横切ったり、拡散層又は他の配線と接続する
ためにコンタクト穴を通る配線は、それぞれ他の配線の
端部又はコンタクト穴周囲の段差により配線切れが起き
やすいという欠点を有している。
ニウム配線による二層配線、又は、ポリシリコン配線と
アルミニウム配線を多層に積み重ねた多層配線が使用さ
れており、また、積重ねた配線と配線との間、半導体基
板の拡散層領域と配線間は眉間に設けられた絶縁層にあ
けられたコンタクト穴によって接続されている。この配
線とコンタクト穴は通常エツチングにより形成され、パ
ターンの端部に急激な段差が生じている。この為、他の
配線の上を横切ったり、拡散層又は他の配線と接続する
ためにコンタクト穴を通る配線は、それぞれ他の配線の
端部又はコンタクト穴周囲の段差により配線切れが起き
やすいという欠点を有している。
ハ０発明の目的
本発明の目的は、従来のエツチングによって形成される
パターン端部の急激な段差を取り除き、段部による配線
の切れを防ぐことができるエツチング法を用いる゛半導
体装置の製造方法を提供するにある。
パターン端部の急激な段差を取り除き、段部による配線
の切れを防ぐことができるエツチング法を用いる゛半導
体装置の製造方法を提供するにある。
二６発明の構成
本発明によれば、半導体基板上でパターンを形成しよう
とする被膜の上に感度の高いポジ型フォトレジストと、
この上に、該フォトレジストよりも感度の低いポジ型フ
ォトレジストを塗布し、通常の方法で所定の領域を露光
し、現像することによって二層のフォトレジストのパタ
ーンを形成し。
とする被膜の上に感度の高いポジ型フォトレジストと、
この上に、該フォトレジストよりも感度の低いポジ型フ
ォトレジストを塗布し、通常の方法で所定の領域を露光
し、現像することによって二層のフォトレジストのパタ
ーンを形成し。
これをマスクとして異方性エツチングと等方性エツチン
グを続けて行い、前記被膜のパターンを形成することを
含む半導体装置の製造方法が得られる。
グを続けて行い、前記被膜のパターンを形成することを
含む半導体装置の製造方法が得られる。
ホ０発明の原理、作用
本発明においては、エツチングのマスクとなるフォトレ
ジストは、感度の高いフォトレジストの上に突き出た形
に感度の低いフォトレジストが形成されているため、半
導体基板に一垂直な方向に選択的にエツチングする異方
性エツチングを行うと。
ジストは、感度の高いフォトレジストの上に突き出た形
に感度の低いフォトレジストが形成されているため、半
導体基板に一垂直な方向に選択的にエツチングする異方
性エツチングを行うと。
感度の低いフォトレジストがマスクとなり、次に等方向
エツチングを行うと感度の高いフォトレジストがマスク
となるため、エツチングによって得られたパターンの端
部は段差の少いなだらかな形状となる。よって、従来の
急激な段差のために起る配線切れは防止される。
エツチングを行うと感度の高いフォトレジストがマスク
となるため、エツチングによって得られたパターンの端
部は段差の少いなだらかな形状となる。よって、従来の
急激な段差のために起る配線切れは防止される。
へ、実施例
つぎに、本発明を実施例により説明する。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するだ
めの工程順の断面図である。第１図（ａ）では、拡散層
２の形成された半導体基板ｌの表面に、二酸化シリコン
膜３を形成し、この上に、感度の高いポジ型フォトレジ
スト４と感度の低いポジ型フォトレジスト５を二重に塗
布し℃いる。ここで、拡散層２の上でコンタクト穴を開
ける領域に、上から半導体基板１に垂直な方向に露光す
ると、感度の低いポジ型フォトレジスト５が感光する領
域よりも、感度の高いポジ型フォトレジスト４が感光す
る領域の力が広くなる。このため、現像すると、第１図
Φ）のように、感度の低いフォトレジスト５が感度の高
いフォトレジスト４の内側に突き出た形になる。次に、
方゛向性をもったプラズマ型エツチング装置で二酸化シ
リコン膜３をエツチングすると感度の低いポジ型フォト
レジスト５のパターンがマスクとなっ℃、第１図（Ｃ）
のように、二酸化シリコン膜３に、急激な段差を有する
コンタクト穴が形成される。コンタクト穴の段差が急激
であるとこの部分でアルミニウム配線の断線が発生する
可能性が高くなる。そこで、本発明では第１図（Ｃ）の
状態からさらに、二酸化シリコン膜３のウェットエツチ
ングを行う。この時、マスクドなるのは感度の高いポジ
型フォトレジスト４のパターンであるため、第１図（ｄ
）のように、二酸化シリコン膜３のコンタクト穴の端部
の形状がなだらかになる。
めの工程順の断面図である。第１図（ａ）では、拡散層
２の形成された半導体基板ｌの表面に、二酸化シリコン
膜３を形成し、この上に、感度の高いポジ型フォトレジ
スト４と感度の低いポジ型フォトレジスト５を二重に塗
布し℃いる。ここで、拡散層２の上でコンタクト穴を開
ける領域に、上から半導体基板１に垂直な方向に露光す
ると、感度の低いポジ型フォトレジスト５が感光する領
域よりも、感度の高いポジ型フォトレジスト４が感光す
る領域の力が広くなる。このため、現像すると、第１図
Φ）のように、感度の低いフォトレジスト５が感度の高
いフォトレジスト４の内側に突き出た形になる。次に、
方゛向性をもったプラズマ型エツチング装置で二酸化シ
リコン膜３をエツチングすると感度の低いポジ型フォト
レジスト５のパターンがマスクとなっ℃、第１図（Ｃ）
のように、二酸化シリコン膜３に、急激な段差を有する
コンタクト穴が形成される。コンタクト穴の段差が急激
であるとこの部分でアルミニウム配線の断線が発生する
可能性が高くなる。そこで、本発明では第１図（Ｃ）の
状態からさらに、二酸化シリコン膜３のウェットエツチ
ングを行う。この時、マスクドなるのは感度の高いポジ
型フォトレジスト４のパターンであるため、第１図（ｄ
）のように、二酸化シリコン膜３のコンタクト穴の端部
の形状がなだらかになる。
次に、フォトレジスト４，５を除去し、第１図（ｅ）の
ように、アルミニウム６を蒸着し、コンタクト穴を通る
ようなアルミニウム配線パターンを形成しても、コンタ
クト穴周囲でアルミニウムの形成がなだらかになるため
切れが起きにくくなる。
ように、アルミニウム６を蒸着し、コンタクト穴を通る
ようなアルミニウム配線パターンを形成しても、コンタ
クト穴周囲でアルミニウムの形成がなだらかになるため
切れが起きにくくなる。
第２図（ａ）〜（ｅｌは本発明の他の実施例を説明 す
るための工程１胆の断面図である。第２図（ａｌでは、
半導体基板１の表面に二酸化シリコン膜３．ポリシリコ
ン膜７がこの順に形成され、この上に感度の高いポジ型
フォトレジスト４と、その上に感度の低いポジ型フォト
レジスト５が塗布されている。
るための工程１胆の断面図である。第２図（ａｌでは、
半導体基板１の表面に二酸化シリコン膜３．ポリシリコ
ン膜７がこの順に形成され、この上に感度の高いポジ型
フォトレジスト４と、その上に感度の低いポジ型フォト
レジスト５が塗布されている。
ここで、ポリシリコン膜７を残す領域以外の部分を露光
し現像すると、第２図（ｂ）のように、感度の高Ｑポジ
型フォトレジスト４の外側に感度の低いポジ型フォトレ
ジスト５が突き出た形になる。次に、第１の実施例と同
様に、方向性をもったプラズマ型エツチング装置により
、第２図（Ｃ）のようにポリシリコン膜７をエツチング
した後、ウェットエツチングを行うと、第２図（ｄ）の
ように、ポリシリコン７のパターンの端部の形状は角が
とれて丸くなる。次にフォトレジスト４，５を除去した
後、第２図（ｅ）のように、全面に二酸化シリコン膜８
を形成し、その後アルミニウムを、蒸着し、ポリシリコ
ン膜７の上部を横切るようにして走るパターンを形成す
ると、ポリシリコン７の端部の上を通過するバターｙの
形状がなだらかになり、切れが起きにくい形状となる。
し現像すると、第２図（ｂ）のように、感度の高Ｑポジ
型フォトレジスト４の外側に感度の低いポジ型フォトレ
ジスト５が突き出た形になる。次に、第１の実施例と同
様に、方向性をもったプラズマ型エツチング装置により
、第２図（Ｃ）のようにポリシリコン膜７をエツチング
した後、ウェットエツチングを行うと、第２図（ｄ）の
ように、ポリシリコン７のパターンの端部の形状は角が
とれて丸くなる。次にフォトレジスト４，５を除去した
後、第２図（ｅ）のように、全面に二酸化シリコン膜８
を形成し、その後アルミニウムを、蒸着し、ポリシリコ
ン膜７の上部を横切るようにして走るパターンを形成す
ると、ポリシリコン７の端部の上を通過するバターｙの
形状がなだらかになり、切れが起きにくい形状となる。
ト０発明の効果
上記本発明方法に対し、一層のみのフォトレジスト膜を
用いる従来方法では、コンタクト穴またはポリシリコン
膜端部の段差が大きくなり、アルミニウムを蒸着すると
、段差部でアルミニウムの切れが起きやすくなるのであ
ったが本発明によりコンタクト穴及び配線パターンを形
成すると、上を通る配線が、コンタクト穴及び配線パタ
ーンによって作られた段部で切れることがないため、信
頼性が高く、しかも高歩留りの半導体装置の製造が可能
となる。
用いる従来方法では、コンタクト穴またはポリシリコン
膜端部の段差が大きくなり、アルミニウムを蒸着すると
、段差部でアルミニウムの切れが起きやすくなるのであ
ったが本発明によりコンタクト穴及び配線パターンを形
成すると、上を通る配線が、コンタクト穴及び配線パタ
ーンによって作られた段部で切れることがないため、信
頼性が高く、しかも高歩留りの半導体装置の製造が可能
となる。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの工程順の仕掛品基板の断面図、第２図（ａ）〜（ｅ
ｌは本発明の他の実施例を説明するための工程順の仕掛
品基板断面図である。 １・・・・・・半導体基板、２・・・・・・拡散層、３
，８・・・ｍ：酸化シリコン膜、４・・・・・・感度の
高いフォトレジスト膜、５・・・・・・感度の低いフォ
トレジスト膜、６町・・アルミニウム、７・・・・・・
ポリシリコン膜（（１） 第１閉 （Ｃ） （ｄ） （θ） 第？図
めの工程順の仕掛品基板の断面図、第２図（ａ）〜（ｅ
ｌは本発明の他の実施例を説明するための工程順の仕掛
品基板断面図である。 １・・・・・・半導体基板、２・・・・・・拡散層、３
，８・・・ｍ：酸化シリコン膜、４・・・・・・感度の
高いフォトレジスト膜、５・・・・・・感度の低いフォ
トレジスト膜、６町・・アルミニウム、７・・・・・・
ポリシリコン膜（（１） 第１閉 （Ｃ） （ｄ） （θ） 第？図
Claims (1)
- 一主面上に固体物質の被膜が形成された半導体基板の前
記被膜の上に７オトレジスト膜を形成する工程と、この
フォトレジスト膜の上にこのフォトレジスト膜よりも感
度の低いフォトレジスト膜を形成する工程と、この二層
の７オトレジスト膜の所定の領域を露光する工程と、こ
れを現像しフォトレジストのパターンを形成する工程と
、このフォトレジストのパターンをマスクとして前記固
体物質被膜を前記半導体基板に垂直な方向に選択的にエ
ツチングする工程と、続いてこの固体物質被膜を前記フ
ォトレジストのパターンをマスクとして等方向にエツチ
ングする工程とを含むことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5880584A JPS60201634A (ja) | 1984-03-27 | 1984-03-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5880584A JPS60201634A (ja) | 1984-03-27 | 1984-03-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60201634A true JPS60201634A (ja) | 1985-10-12 |
Family
ID=13094809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5880584A Pending JPS60201634A (ja) | 1984-03-27 | 1984-03-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60201634A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01119042A (ja) * | 1987-10-31 | 1989-05-11 | Nec Corp | 半導体装置の製造方法 |
-
1984
- 1984-03-27 JP JP5880584A patent/JPS60201634A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01119042A (ja) * | 1987-10-31 | 1989-05-11 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4988403A (en) | Method of forming patterned silicone rubber layer | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH06177265A (ja) | 半導体装置およびその製造方法 | |
| JPS60201634A (ja) | 半導体装置の製造方法 | |
| JP2695249B2 (ja) | 半導体装置の製造方法 | |
| KR100196421B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JPS59182541A (ja) | 半導体装置の製造方法 | |
| KR0155837B1 (ko) | 반도체 장치의 패드 및 그 제조방법 | |
| KR950000090B1 (ko) | 반도체장치의 제조방법 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| KR950003224B1 (ko) | 다층배선 구조를 갖는 반도체 장치의 제조방법 | |
| KR0166488B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR100218730B1 (ko) | 반도체 소자 제조방법 | |
| KR100192439B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR910000277B1 (ko) | 반도체 장치의 제조방법 | |
| KR0180116B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR100333652B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JP2715813B2 (ja) | 微細パターン形成方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPS59107542A (ja) | 半導体装置の製造方法 | |
| JP2001176963A (ja) | 半導体装置の製造方法 | |
| JPH01128544A (ja) | 半導体装置およびその製造方法 | |
| JPH02285659A (ja) | 半導体装置 | |
| KR20010061546A (ko) | 강유전체 메모리 소자의 콘택식각 방법 | |
| JPH0282527A (ja) | 半導体装置の製造方法 |