JPH03263834A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03263834A JPH03263834A JP6324390A JP6324390A JPH03263834A JP H03263834 A JPH03263834 A JP H03263834A JP 6324390 A JP6324390 A JP 6324390A JP 6324390 A JP6324390 A JP 6324390A JP H03263834 A JPH03263834 A JP H03263834A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photoresist
- film
- semiconductor substrate
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 71
- 239000010408 film Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000010409 thin film Substances 0.000 claims abstract description 4
- 238000010438 heat treatment Methods 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 abstract description 20
- 238000005530 etching Methods 0.000 abstract description 9
- 239000003989 dielectric material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造方法に関するものである。
従来の技術
半導体基板上に曲線状の形状部分を持つ導電体を形成す
る場合、第2図(a)〜(e)の工程順断面図に不され
るような工程が採用される。第2図(a)に示すように
、先ず導電体9下部の形状を得るための誘電体パターン
8を形成し、第2図(b)のように、前記誘電体パター
ン上から、全面に導電体膜7を堆積し、次に第2図(C
)のように前記第2図(e)の導電体9上部の形状を得
るための誘電体パターン10を形成し、第2図(cl)
のように選択的に、前記導電体膜を除去することにより
第2図(e’)のような曲線状の形状部分をもつ導電体
8を有する半導体装置の形成を行っていた。
る場合、第2図(a)〜(e)の工程順断面図に不され
るような工程が採用される。第2図(a)に示すように
、先ず導電体9下部の形状を得るための誘電体パターン
8を形成し、第2図(b)のように、前記誘電体パター
ン上から、全面に導電体膜7を堆積し、次に第2図(C
)のように前記第2図(e)の導電体9上部の形状を得
るための誘電体パターン10を形成し、第2図(cl)
のように選択的に、前記導電体膜を除去することにより
第2図(e’)のような曲線状の形状部分をもつ導電体
8を有する半導体装置の形成を行っていた。
発明が解決しようとする課題
しかし、この製造方法では、導電体上部の形状を得るた
めに、誘電体膜をマスクとし、導電体膜のエツチング工
程を行わなければならず、誘電体膜や導電体膜の種類や
組合せ方、あるいは各膜厚や上部誘電体のパターン寸法
などに多くの制約が存在した。
めに、誘電体膜をマスクとし、導電体膜のエツチング工
程を行わなければならず、誘電体膜や導電体膜の種類や
組合せ方、あるいは各膜厚や上部誘電体のパターン寸法
などに多くの制約が存在した。
課題を解決するための手段
上記の課題を解決するために、本発明の半導体装置の製
造方法では、先ず、半導体基板上に誘電体膜を堆積し、
この誘電体膜上に、部分的に開孔部を持つフォトレジス
トパターンを形成する。次にこのフォトレジストパター
ン開孔部の下に露出した、前記誘電体膜をエツチングに
より除去し、フォトレジストのパターンを、下の誘電体
膜にパターン転写する。更に続く加熱処理により、フォ
トレジスト開孔部の断面形状を曲線状に加工する。次に
前記フォトレジストパターンの上に、前記のフォトレジ
スト開孔部上部よりも大きな開孔部を持つフォトレジス
トパターンを、この開孔部が、下のフォトレジスト開孔
部の上にくるように、形成する。次に前記の2層になっ
たフォトレジストパターンの上に、前記1層目のフォト
レジスト開孔部上部よりも大きく、前記2層目のフでト
リジスト開孔部上部よりも小さい開孔部を持つフォトレ
ジストパターンを、この開孔部下部全体が、前記2層目
フォトレジスト開孔部上部にくるように形成する。次に
この開孔部を持つ、誘電体膜及び3層のレジストパター
ンが形成された、半導体基板上から、導電体膜を堆積す
る。次に、この導電体膜のうち、第3層目のフォトレジ
スト上に堆積された部分を、前記3層の各々のフォトレ
ジストと共に、前記誘電体膜上から除去する。
造方法では、先ず、半導体基板上に誘電体膜を堆積し、
この誘電体膜上に、部分的に開孔部を持つフォトレジス
トパターンを形成する。次にこのフォトレジストパター
ン開孔部の下に露出した、前記誘電体膜をエツチングに
より除去し、フォトレジストのパターンを、下の誘電体
膜にパターン転写する。更に続く加熱処理により、フォ
トレジスト開孔部の断面形状を曲線状に加工する。次に
前記フォトレジストパターンの上に、前記のフォトレジ
スト開孔部上部よりも大きな開孔部を持つフォトレジス
トパターンを、この開孔部が、下のフォトレジスト開孔
部の上にくるように、形成する。次に前記の2層になっ
たフォトレジストパターンの上に、前記1層目のフォト
レジスト開孔部上部よりも大きく、前記2層目のフでト
リジスト開孔部上部よりも小さい開孔部を持つフォトレ
ジストパターンを、この開孔部下部全体が、前記2層目
フォトレジスト開孔部上部にくるように形成する。次に
この開孔部を持つ、誘電体膜及び3層のレジストパター
ンが形成された、半導体基板上から、導電体膜を堆積す
る。次に、この導電体膜のうち、第3層目のフォトレジ
スト上に堆積された部分を、前記3層の各々のフォトレ
ジストと共に、前記誘電体膜上から除去する。
作用
上記の製造方法を用いることにより、最終的に半導体基
板上に残る導電体膜の形状を得るために、エツチングに
よる、導電体膜の選択的除去の必要がなくなり、エツチ
ング工程で発生する導電体膜の種類や、エツチングのマ
スクパターンとして用いる誘電体膜の種類や膜厚への制
約がなくなる。また、同様にエツチング工程で発生する
導電体膜の膜厚への制約も、前記第2層目のフォトレジ
ストの膜厚を変えることにより、自由に選択することか
できる。
板上に残る導電体膜の形状を得るために、エツチングに
よる、導電体膜の選択的除去の必要がなくなり、エツチ
ング工程で発生する導電体膜の種類や、エツチングのマ
スクパターンとして用いる誘電体膜の種類や膜厚への制
約がなくなる。また、同様にエツチング工程で発生する
導電体膜の膜厚への制約も、前記第2層目のフォトレジ
ストの膜厚を変えることにより、自由に選択することか
できる。
実施例
第1図(a)〜(j)は、本発明の一実施例を示す工程
順断面図で、半導体基板上に、部分的に基板とつながっ
た導電体膜を形成するものである。先ず、第1図(a)
に示すように半導体基板1上に、誘電体薄膜2を堆積す
る。次に、第1図(b)に示すように、誘電体膜上に部
分的に開孔部を持つように、フォトレジスト3をパター
ン寸法グする。次に第1図(C)に示すようにフォトレ
ジスト3をマスクとし、開孔部の下に露出した誘電体膜
2を、エツチングにより除去する。次に第1図(d)に
示すように、マスクとして使用したフォトレジスト3の
開孔部断面形状を曲線状に加工し、次に第1図(e)に
示すように、加工された誘電体膜2及びフォトレジスト
3の形成された半導体基板1上に、全面に遠紫外露光可
能なフォトレジスト4を形成する。
順断面図で、半導体基板上に、部分的に基板とつながっ
た導電体膜を形成するものである。先ず、第1図(a)
に示すように半導体基板1上に、誘電体薄膜2を堆積す
る。次に、第1図(b)に示すように、誘電体膜上に部
分的に開孔部を持つように、フォトレジスト3をパター
ン寸法グする。次に第1図(C)に示すようにフォトレ
ジスト3をマスクとし、開孔部の下に露出した誘電体膜
2を、エツチングにより除去する。次に第1図(d)に
示すように、マスクとして使用したフォトレジスト3の
開孔部断面形状を曲線状に加工し、次に第1図(e)に
示すように、加工された誘電体膜2及びフォトレジスト
3の形成された半導体基板1上に、全面に遠紫外露光可
能なフォトレジスト4を形成する。
次に、第1図(f)に示すように、第1層目のフォトレ
ジスト3の開孔部よりも大きな開孔部を持つフォトレジ
スト5を、その開孔部が第1層目の開孔部を完全に含む
ように形成する。次にこの第3層目のフォトレジスト5
をマスクとし、基板上部から全面に、遠紫外光を露光し
、フォトレジスト4の現像工程を行うことにより、第1
図(g)に示すように、第2層目のフォトレジスト4が
、第1層目の7オトレシスト3及び第3層目のフォトレ
ジスト5よりも大きな開孔部を持ち、その開孔部が、上
下両層のフォトレジスト開孔部を完全に含むように形成
する。次に第1図(h)に示すように、開孔部下に露出
した半導体基板1の表面を若干エツチングし、第1図(
i)に示すように、加工された誘電体及び3層のフォト
レジストの形成された、半導体基板1の上から全面に、
導電体膜6を堆積する。次にこの導電体膜6のうち、第
3層目のフォトレジスト5上に堆積された部分を、3層
のフォトレジストを誘電体膜2上から除去することによ
り、同時に除去し、第1図(j)に示すように、半導体
基板1と連結している部分の形状のみ残った導電体膜6
を、半導体基板1上に形成する。
ジスト3の開孔部よりも大きな開孔部を持つフォトレジ
スト5を、その開孔部が第1層目の開孔部を完全に含む
ように形成する。次にこの第3層目のフォトレジスト5
をマスクとし、基板上部から全面に、遠紫外光を露光し
、フォトレジスト4の現像工程を行うことにより、第1
図(g)に示すように、第2層目のフォトレジスト4が
、第1層目の7オトレシスト3及び第3層目のフォトレ
ジスト5よりも大きな開孔部を持ち、その開孔部が、上
下両層のフォトレジスト開孔部を完全に含むように形成
する。次に第1図(h)に示すように、開孔部下に露出
した半導体基板1の表面を若干エツチングし、第1図(
i)に示すように、加工された誘電体及び3層のフォト
レジストの形成された、半導体基板1の上から全面に、
導電体膜6を堆積する。次にこの導電体膜6のうち、第
3層目のフォトレジスト5上に堆積された部分を、3層
のフォトレジストを誘電体膜2上から除去することによ
り、同時に除去し、第1図(j)に示すように、半導体
基板1と連結している部分の形状のみ残った導電体膜6
を、半導体基板1上に形成する。
なお、本実施例では、先ず半導体基板上に、誘電体膜を
形成したが、これを省略し、直接第1層目のフォトレジ
ストパターンを形成してもよい。
形成したが、これを省略し、直接第1層目のフォトレジ
ストパターンを形成してもよい。
本実施例では、第1層目のフォトレジスト開孔部断面図
形状の加工を行ったが、この工程を省略してもよい。さ
らに、本実施例では、第2層目に第3層目のフォトレジ
ストと感光波長の異なるフォトレジストを用いることに
より、第3層目のフォトレジスト開孔パターンを形成し
てから、第3層目フォトレジストパターンをマスクとし
て、露光することにより、第2層目のフォトレジスト開
孔部のパターン形成を行ったが、第2層目及び第3層目
のフォトレジストパターン形成はこの方式に限ったもの
でなく、第2層目のフォトレジストパターン形成を行っ
てから第3層目のフォトレジストパターン形成を行って
もよい。本実施例では、導電体膜の堆積を行う前に、開
孔部下に露光した半導体基板のエツチングを行ったが、
半導体基板の表面処理はこれに限ったそのではない。
形状の加工を行ったが、この工程を省略してもよい。さ
らに、本実施例では、第2層目に第3層目のフォトレジ
ストと感光波長の異なるフォトレジストを用いることに
より、第3層目のフォトレジスト開孔パターンを形成し
てから、第3層目フォトレジストパターンをマスクとし
て、露光することにより、第2層目のフォトレジスト開
孔部のパターン形成を行ったが、第2層目及び第3層目
のフォトレジストパターン形成はこの方式に限ったもの
でなく、第2層目のフォトレジストパターン形成を行っ
てから第3層目のフォトレジストパターン形成を行って
もよい。本実施例では、導電体膜の堆積を行う前に、開
孔部下に露光した半導体基板のエツチングを行ったが、
半導体基板の表面処理はこれに限ったそのではない。
発明の効果
以上のように、本発明は、先ず半導体基板上に、部分的
に開孔部を有する3層のフォトレジストパターンを形成
し、その後基板上全面に堆積した導電体膜のうち、第3
層目のフォトレジスト上に堆積した部分を、3層のフォ
トレジストと同時に、半導体基板上から除去することに
より、部分的に半導体基板と連結した、所望の形状の導
電体膜を、導電体膜のエツチング工程を行うことなく形
成することが可能となり、その実用的効果は大なるもの
がある。
に開孔部を有する3層のフォトレジストパターンを形成
し、その後基板上全面に堆積した導電体膜のうち、第3
層目のフォトレジスト上に堆積した部分を、3層のフォ
トレジストと同時に、半導体基板上から除去することに
より、部分的に半導体基板と連結した、所望の形状の導
電体膜を、導電体膜のエツチング工程を行うことなく形
成することが可能となり、その実用的効果は大なるもの
がある。
第1図は本発明の製造方法を説明するための工程順断面
図、第2図は従来の製造方法を説明するための工程順断
面図である。 1.7・・・・・・半導体基板、2・・・・・・誘電体
膜、3゜8.10・・・・・・フォトレジスト、4・・
・・・・フォトレジスト(遠紫外感光用)、5・・・・
・・フォトレジスト(紫外感光用)、6.9・・・・・
・導電体膜。
図、第2図は従来の製造方法を説明するための工程順断
面図である。 1.7・・・・・・半導体基板、2・・・・・・誘電体
膜、3゜8.10・・・・・・フォトレジスト、4・・
・・・・フォトレジスト(遠紫外感光用)、5・・・・
・・フォトレジスト(紫外感光用)、6.9・・・・・
・導電体膜。
Claims (1)
- 半導体基板上に、誘電体薄膜を堆積する工程と、前記誘
電体膜上に、第1層目のフォトレジストパターンを形成
する工程と、前記第1層目フォトレジストのパターンを
マスクとし前記誘電体膜を形状加工する工程と、続く熱
処理により、前記第1層目のフォトレジストの形状を加
工する工程と、前記第1層目フォトレジストの上に、更
に第2層目及び第3層目のフォトレジストパターンを形
成する工程と、前記半導体基板上に形成された前記第1
層目、第2層目および第3層目の3層のフォトレジスト
の上から、導電体膜を堆積する工程と、前記導電体膜の
うち、前記半導体基板上の前記第3層目のフォトレジス
ト上に堆積された部分を、前記3層の各々のフォトレジ
ストと共に前記半導体基板上から除去する工程とからな
る半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6324390A JPH03263834A (ja) | 1990-03-14 | 1990-03-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6324390A JPH03263834A (ja) | 1990-03-14 | 1990-03-14 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03263834A true JPH03263834A (ja) | 1991-11-25 |
Family
ID=13223596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6324390A Pending JPH03263834A (ja) | 1990-03-14 | 1990-03-14 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03263834A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000048236A1 (en) * | 1999-02-11 | 2000-08-17 | University Of Bristol | Methods of fabricating etched structures |
JP2007335628A (ja) * | 2006-06-15 | 2007-12-27 | Nippon Telegr & Teleph Corp <Ntt> | コンタクトホール形成方法 |
-
1990
- 1990-03-14 JP JP6324390A patent/JPH03263834A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000048236A1 (en) * | 1999-02-11 | 2000-08-17 | University Of Bristol | Methods of fabricating etched structures |
AU765894B2 (en) * | 1999-02-11 | 2003-10-02 | University Of Bristol, The | Methods of fabricating etched structures |
JP2007335628A (ja) * | 2006-06-15 | 2007-12-27 | Nippon Telegr & Teleph Corp <Ntt> | コンタクトホール形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2519389B2 (ja) | 基板中に多段構造を作製する方法 | |
JP2001351849A (ja) | 半導体装置の製造方法、並びに写真製版用マスクおよびその製造方法 | |
JPH03263834A (ja) | 半導体装置の製造方法 | |
JPS63132452A (ja) | パタ−ン形成方法 | |
JPH01128522A (ja) | レジストパターンの形成方法 | |
JPH03142466A (ja) | 半導体装置の製造方法及びそれに用いられるマスク | |
JPH03263835A (ja) | 半導体装置の製造方法 | |
JPS61181132A (ja) | パタ−ン化層形成法 | |
KR950000090B1 (ko) | 반도체장치의 제조방법 | |
JPH0684897A (ja) | 半導体装置の製造方法 | |
KR950015617A (ko) | 반도체소자의 미세패턴 제조방법 | |
JPH03127827A (ja) | 半導体装置の製造法 | |
JPH03108314A (ja) | 半導体素子の製造方法 | |
JPS6042833A (ja) | 微細パタ−ン形成方法 | |
JPS6350039A (ja) | 半導体装置の製造方法 | |
JPS60106132A (ja) | パタ−ン形成方法 | |
JPS62165651A (ja) | レジストパタ−ンの形成方法 | |
JPH03239331A (ja) | 半導体装置の製造方法 | |
JPH01149435A (ja) | 半導体装置の製造方法 | |
JPS63296344A (ja) | リフトオフ方法 | |
JPS59163828A (ja) | 微細パタ−ンの形成方法 | |
JPH02134819A (ja) | 半導体装置の製造方法 | |
JP2000114260A (ja) | 半導体装置の製造方法 | |
JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 | |
JPS62117342A (ja) | 多層配線構造の形成方法 |