JPS6350039A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法に関し、さらに詳し
くは、半導体装置におけるゲート電極。

ならびにその他の電極、配線形成方法の改良に係るもの
である。

〔従来の技術〕

従来例によるこの種の半導体装置の製造方法につき、そ
の概要を第２図（ａ）ないしくｆ）に工程順で示す。

この第２図において、従来例方法では、まず、シリコン
半導体基板１上に１選択酸化法などによって素子分離領
域２を形成させ、かつこの素子分離領域２で囲まれた基
板面に、熱酸化法などによってゲート酸化膜３を形成さ
せ（同図（ａ））、さらに、これらの全面に、ＣＶＤ法
などによって多結晶シリコン層４を堆積させる（同図（
ｂ））。

ついで、前記多結晶シリコン層４上に、写真製版技術を
利用し、レジスト５を塗布してベータしたのち、フォト
マスク６を通して露光させ（同図（Ｃ））、さらに現像
処理して所定のレジストパターン７、こ〜では、ゲート
電極形成のためのレジストパターン７ａおよびその他の
電極、配線形成のためのレジストパターン７ｂを得る（
同図（ｄ））。

そして、前記各レジストパターン？ａ、７ｂ　ヲエッチ
ッグマスクにして、例えば乾式エツチングを行ない、前
記多結晶シリコン層４およびゲート酸化膜３を選択的に
エツチング除去した」二で、適宜。

各レジストパターン７ａ　、　？ｂを除去することによ
って、ゲート酸化膜３をもつゲート電極８．ならびにそ
の他の電極、配線８をそれぞれに形成し得るのである（
同図（ｅ）、（ｆ））。

〔発明が解決しようとする問題点〕

従来例方法においては、前記のような工程手段でゲート
電極８．ならびにその他の電極、配線８を形成している
ために、例えば素子分離領域２による段差などのように
、塗布されるレジスト５の厚さに異なる各部分が生じた
場合、その露光時に照射光の起す定在波が、同部分毎に
異なることになって、ゲート電極、ならびにその他の電
極、配線形成用のレジストパターン７ａ、７ｂの寸法、
ひいては同一基板１上の各部での各ゲート電極８．その
他の各電極、配線９の寸法もまた相互に異なって了うと
云う問題点があった。

この発明は、従来のこのような問題点を解消するために
なされたもので、その目的とするところは、露光時の照
射光が起す定在波の相違に基ずく各レジストパターン寸
法のバラツキを抑えて、同一基板上での各ゲート電極、
ならびに必要に応じてその他の各電極、配線の寸法を均
一化し得るようにした。この種の半導体装置の製造方法
を提供することである。

〔問題点を解決するための手段〕

前記目的を達成するために、この発明に係る半導体装置
の製造方法は、レジスト塗布工程で、複数層に亘る多層
レジストを順次に形成させるようにしたものである。

〔作　　　用〕

すなわち、この発明方法においては、複数層に亘る多層
レジストを、例えば比較的薄目のレジスト塗布とベーク
との繰り返しによって、複数層に多層化形成させること
で、同一基板面各部の多層レジストの厚さを均一化でき
、ひいては各レジストパターン寸法のバラツキを良好に
抑制し得て。

同一基板−にでの各ゲート電極、ならびにその他の各電
極、配線を、所期通りの寸法に形成できるのである。

〔実　施　例〕

以下、この発明に係る半導体装置の製造方法の一実施例
につき、第１図（ａ）ないしくｅ）を参照して詳細に説
明する。

これらの第１図（ａ）ないしくｅ）はこの実施例方法の
概要を工程順に示すそれぞれ断面図であり、この第１図
実施例方法において、前記第２図従来例方法と同一符号
は同一または相当部分を示している。

この実施例方法では、まず、従来例方法と同様に、シリ
コン半導体基板１上に、素子分離領域２と、ゲート酸化
膜３と、多結晶シリコン層４とを形成させた上で、比較
的薄目のレジスト塗布とベークとを繰り返して行なうこ
とにより、複数層からなる多層レジストｌＯを形成する
（同図（ａ））。

しかして、前記多層レジストＩＯは、このように比較的
薄目のレジスト塗布とベータとを繰り返して、複数層１
１に多層化させることにより、同一基板１面での各部の
層の厚さが効果的に均一化される。

ついで、フォトマスク８を通して前記多層レジスト１０
を露光させると、ご覧ではこの多層レジスト１０の厚さ
が均一化されているために、照射光の起す定在波がレジ
スト各部で均等化されることになり（同図（ｂ））、こ
れを現像処理すると、各部で寸法にバラツキのない所定
のレジストパターン。

この場合には、ゲート電極形成のためのレジストパター
ンｌｌａおよびその他の電極、配線形成のためのレジス
トパターンＩｌｂをそれぞれに得られる（同図（Ｃ））
。

そして、前記各レジストパターンｌｌａ、ｌｌｂをそれ
ぞれのエツチングマスクにして、例えば乾式工ッチッグ
を行ない、前記多結晶シリコン層４およびデー１＝ 」二で、適宜，各レジストパターンｌｌａ，ｌｌｂを除
去することによって、それぞれ所期寸法通りのゲート酸
化膜３をもつゲート電極１２，ならびにその他の電極，
配線１３を形成し得るのである（同図（ｄ）。

（ｅ））。

すなわち、この実施例方法の場合には、比較的薄目のレ
ジスト塗布とベータとの繰り返しによって、多層レジス
トを複数層に亘って多層化形成させることで、同一基板
面での各部の多層レジストの厚さを良好かつ効果的に均
一化でき、これによって各レジストパターン寸法のバラ
ツキを十分に抑制し得られ、その結果，同一基板上での
各ゲート電極，ならびにその他の各電極，配線を、所期
通りの寸法に再現性良く形成できるのである。

〔発明の効果〕

以上詳述したように、この発明方法によれば、製造時に
少なくとも写真製版技術を利用する工程を含む半導体装
置の製造方法において、レジスト塗布工程で、複数層に
亘る多層レジストを、例えば比較的薄目のレジスト塗布
とベークとの繰り返しによって、複数層に多層化形成さ
せるようにしたので、同一基板面各部の多層レジストの
厚さをそれぞれに均一化できることになり、従って，こ
の多層レジストを露光した時の，照射光の起す定在波が
レジスト各部で均等化されて、現像後の各レジストパタ
ーン寸法のバラツキを良好に抑制でき、結果的に同一基
板上での各ゲート電極，ならびに必要に応じてその他の
各電極，配線を、所期通りの寸法に形成できるのであり
、しかも手段的には、単にレジスト層を順次に多層化す
るだけであるから、容易に実施し得るなどの優れた特長
を有するものである。

【図面の簡単な説明】

第１図は（ａ）ないしくｅ）はこの発明に係る半導体装
置の製造方法の一実施例による概要を工程順に示すそれ
ぞれ断面図であり、また第２図（ａ）ないしくｆ）は同
上従来例による半導体装置の製造方法の概要を工程順に
示すそれぞれ断面図である。 １・・・・シリコン半導体基板、２・・・・素子分離領
域、３・・・・ゲート酸化膜、４・・・・多結晶シリコ
ン膜、１０・・・・多層レジスト、ｌｌａ，ｌｌｂ・・
・・レジストパターン、１２・・・・ゲート電極、１３
・・・・その他の電極．配線。 代理人　　大　　岩　　増　　雄 第１図 ＣＧ） （ｂ）

Claims (2)

【特許請求の範囲】
1. （１）半導体基板上に、素子分離領域を選択的に形成す
   る工程と、前記素子分離領域で囲まれた基板面に、ゲー
   ト酸化膜を形成する工程と、これらの上にゲート電極用
   、ならびに必要に応じその他の電極、配線用の多結晶シ
   リコン層などの導電層を形成させる工程と、前記導電層
   上に、複数層に亘る多層レジストを順次に形成させてパ
   ターニングする工程と、前記多層レジストパターンをマ
   スクに、前記導電層およびゲート酸化膜を選択的に除去
   して、ゲート電極、ならびにその他の電極、配線を形成
   させる工程とを含むことを特徴とする半導体装置の製造
   方法。
2. （２）多層レジストを、比較的薄目のレジスト塗布とベ
   ークとの繰り返しにより複数層に形成させ、基板面各部
   の多層レジストの厚さを均一化したことを特徴とする特
   許請求の範囲第１項に記載の半導体装置の製造方法。