JP2000357736A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000357736A JP2000357736A JP11168616A JP16861699A JP2000357736A JP 2000357736 A JP2000357736 A JP 2000357736A JP 11168616 A JP11168616 A JP 11168616A JP 16861699 A JP16861699 A JP 16861699A JP 2000357736 A JP2000357736 A JP 2000357736A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mask
- interlayer insulating
- insulating layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 設計通りの面積を有する微細なコンタクトホ
ール、または溝を備えた半導体装置及びその製造方法を
提供することを目的とする。 【解決手段】 金属配線層３０上に形成された層間絶縁
層３１上に、所望の線幅と間隔を持つ直線状にパターニ
ングしたマスク層３２−１を形成し、次に所望の線幅と
間隔を有し、マスク層３２−１と直交する直線状にパタ
ーニングされたフォトレジスト３３−２を形成する。そ
してマスク層とフォトレジストに覆われていない領域の
層間絶縁層をエッチングし、二組の対向する二辺がそれ
ぞれ直交し、且つマスク層とフォトレジストの間隔に一
致する四角形のコンタクトホールを形成することを特徴
としている。配線形成時に用いる直線の加工技術を組み
合わせて四角形のコンタクトホールを形成するので、角
が丸まるのを防止でき、複数のコンタクトホールを形成
する場合もサイドローブの影響を受けない。
ール、または溝を備えた半導体装置及びその製造方法を
提供することを目的とする。 【解決手段】 金属配線層３０上に形成された層間絶縁
層３１上に、所望の線幅と間隔を持つ直線状にパターニ
ングしたマスク層３２−１を形成し、次に所望の線幅と
間隔を有し、マスク層３２−１と直交する直線状にパタ
ーニングされたフォトレジスト３３−２を形成する。そ
してマスク層とフォトレジストに覆われていない領域の
層間絶縁層をエッチングし、二組の対向する二辺がそれ
ぞれ直交し、且つマスク層とフォトレジストの間隔に一
致する四角形のコンタクトホールを形成することを特徴
としている。配線形成時に用いる直線の加工技術を組み
合わせて四角形のコンタクトホールを形成するので、角
が丸まるのを防止でき、複数のコンタクトホールを形成
する場合もサイドローブの影響を受けない。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に関するもので、特にコンタクトホール並
びに溝の形成に使用されるものである。
その製造方法に関するもので、特にコンタクトホール並
びに溝の形成に使用されるものである。
【０００２】
【従来の技術】図８（ａ）、（ｂ）は、従来の半導体装
置の製造方法で用いられているコンタクトホールの形成
方法を模式的に示している。図８（ａ）はガラスマスク
１２−１越しに光１３を投射し、遮光されていない部分
を透過した光１３によりフォトレジスト１１−１を露光
し、このフォトレジスト１１−１を現像することにより
感光部分がコンタクトホールのパターンとして転写され
る様子を示したものである。従来技術では、図８（ｂ）
に示すようにガラスマスク１２−１上のパターンは平面
上で正方形または長方形等の四角形をしているにもかか
わらず、光の性質によりフォトレジスト１１−１へ転写
されるパターンはそれらの四隅が丸まった円形に近い形
状となる。このため隣接するコンタクトホールとの距離
やコンタクトホール上下の配線端との余裕を確保するた
めに、ガラスマスク１２−１上の四角形の辺の長さをフ
ォトレジスト１１−１上で確保しようとしても、その四
角形の角は丸まってしまう。すなわち、ガラスマスク１
２−１上の四角形とフォトレジスト１１−１上の円形の
面積を比較した場合、フォトレジスト１１−１上の円形
の面積が小さくなる。この結果、ＲＩＥなどのエッチン
グ方法によりフォトマスクをマスク材にして層間絶縁層
を加工した場合もそのままフォトレジストの円形の形状
を転写することになり、ガラスマスク上で所望した形状
を作製できず、また面積もガラスマスク上より小さいも
のになってしまう。すなわち、コンタクトホール部での
配線断面積が小さくなるためコンタクトホール部での配
線抵抗の上昇を招いてしまう。なお、この形状が円に近
くなる現象は半導体装置の微細化が進むにつれ顕著とな
るため、配線の加工よりもコンタクトホールなどの穴の
加工の方がより高い解像度の露光技術を要求されてい
る。
置の製造方法で用いられているコンタクトホールの形成
方法を模式的に示している。図８（ａ）はガラスマスク
１２−１越しに光１３を投射し、遮光されていない部分
を透過した光１３によりフォトレジスト１１−１を露光
し、このフォトレジスト１１−１を現像することにより
感光部分がコンタクトホールのパターンとして転写され
る様子を示したものである。従来技術では、図８（ｂ）
に示すようにガラスマスク１２−１上のパターンは平面
上で正方形または長方形等の四角形をしているにもかか
わらず、光の性質によりフォトレジスト１１−１へ転写
されるパターンはそれらの四隅が丸まった円形に近い形
状となる。このため隣接するコンタクトホールとの距離
やコンタクトホール上下の配線端との余裕を確保するた
めに、ガラスマスク１２−１上の四角形の辺の長さをフ
ォトレジスト１１−１上で確保しようとしても、その四
角形の角は丸まってしまう。すなわち、ガラスマスク１
２−１上の四角形とフォトレジスト１１−１上の円形の
面積を比較した場合、フォトレジスト１１−１上の円形
の面積が小さくなる。この結果、ＲＩＥなどのエッチン
グ方法によりフォトマスクをマスク材にして層間絶縁層
を加工した場合もそのままフォトレジストの円形の形状
を転写することになり、ガラスマスク上で所望した形状
を作製できず、また面積もガラスマスク上より小さいも
のになってしまう。すなわち、コンタクトホール部での
配線断面積が小さくなるためコンタクトホール部での配
線抵抗の上昇を招いてしまう。なお、この形状が円に近
くなる現象は半導体装置の微細化が進むにつれ顕著とな
るため、配線の加工よりもコンタクトホールなどの穴の
加工の方がより高い解像度の露光技術を要求されてい
る。
【０００３】次に、よりサイズの小さい微細な穴加工を
達成するためにガラスマスクに位相シフト技術を適用
し、かつダイ面積をより縮小するなどの理由からコンタ
クトホールを近接して配置したい場合の従来技術につい
て図９（ａ）、（ｂ）及び図１０を用いて説明する。ガ
ラスマスクの位相シフト技術は、開口部の周辺に直接パ
ターン形成に寄与しない位相の反転領域をもうけること
により開口部での光強度分布を急峻にする方法である。
その光強度と位置の関係は模式的に図１０のようにな
る。位相シフト技術を用いると、ガラスマスク２０上の
所望のパターンの境界で、光強度は大きなコントラスト
を持つ。しかし開口部の外にある距離において光強度の
極大点を持ってしまう。すなわち、図１０に示したよう
に、ガラスマスク２０上に開口を持たない部分に、開口
端における光強度２１よりも強い光強度２２をもつ領域
が存在してしまう。この開口外の光強度極大点は、コン
タクトホールが近接していると互いの開口外の極大点が
重なり合いフォトレジストを感光する（サイドローブ）
ほどの光強度を持っている。例えば、図９（ａ）、
（ｂ）に示したように互いに隣り合う４つのコンタクト
ホール間の中心の位置では、最大で単独コンタクトホー
ルの場合の開口外での光強度極大値の４倍の強度を持つ
光が存在するため、この部分のフォトレジスト１１−２
を充分に感光してしまう。以上のことから、より微細な
コンタクトホールを加工するために位相シフトマスクを
導入するには、それを複数個近隣して配置する場合に互
いの距離に制限が必要となり、従来のガラスマスクを用
いたコンタクトホールなどの穴加工においては、四角形
の形状を得ること、及びその一辺並びに間隔を０．２ミ
クロンより小さくすることは困難である。
達成するためにガラスマスクに位相シフト技術を適用
し、かつダイ面積をより縮小するなどの理由からコンタ
クトホールを近接して配置したい場合の従来技術につい
て図９（ａ）、（ｂ）及び図１０を用いて説明する。ガ
ラスマスクの位相シフト技術は、開口部の周辺に直接パ
ターン形成に寄与しない位相の反転領域をもうけること
により開口部での光強度分布を急峻にする方法である。
その光強度と位置の関係は模式的に図１０のようにな
る。位相シフト技術を用いると、ガラスマスク２０上の
所望のパターンの境界で、光強度は大きなコントラスト
を持つ。しかし開口部の外にある距離において光強度の
極大点を持ってしまう。すなわち、図１０に示したよう
に、ガラスマスク２０上に開口を持たない部分に、開口
端における光強度２１よりも強い光強度２２をもつ領域
が存在してしまう。この開口外の光強度極大点は、コン
タクトホールが近接していると互いの開口外の極大点が
重なり合いフォトレジストを感光する（サイドローブ）
ほどの光強度を持っている。例えば、図９（ａ）、
（ｂ）に示したように互いに隣り合う４つのコンタクト
ホール間の中心の位置では、最大で単独コンタクトホー
ルの場合の開口外での光強度極大値の４倍の強度を持つ
光が存在するため、この部分のフォトレジスト１１−２
を充分に感光してしまう。以上のことから、より微細な
コンタクトホールを加工するために位相シフトマスクを
導入するには、それを複数個近隣して配置する場合に互
いの距離に制限が必要となり、従来のガラスマスクを用
いたコンタクトホールなどの穴加工においては、四角形
の形状を得ること、及びその一辺並びに間隔を０．２ミ
クロンより小さくすることは困難である。
【０００４】
【発明が解決しようとする課題】上記のように、従来の
半導体装置における層間絶縁層のコンタクトホールの開
口または、半導体基板の溝の開口においては、設計図上
で設計した通りの四角形の穴をあけることが出来ず、コ
ンタクトホールの断面積が小さくなることで、配線抵抗
の上昇を招く。また、微細な穴加工を行うために、ガラ
スマスクに位相シフト技術を採用すると、隣接するパタ
ーン間に、サイドローブが出来ないような制限が必要と
なる。即ち、別のコンタクトホールとの距離を取る必要
があり、高集積化の妨げとなる問題がある。
半導体装置における層間絶縁層のコンタクトホールの開
口または、半導体基板の溝の開口においては、設計図上
で設計した通りの四角形の穴をあけることが出来ず、コ
ンタクトホールの断面積が小さくなることで、配線抵抗
の上昇を招く。また、微細な穴加工を行うために、ガラ
スマスクに位相シフト技術を採用すると、隣接するパタ
ーン間に、サイドローブが出来ないような制限が必要と
なる。即ち、別のコンタクトホールとの距離を取る必要
があり、高集積化の妨げとなる問題がある。
【０００５】この発明は、上記事情に鑑みて為されたも
ので、その目的は、半導体装置における層間絶縁層のコ
ンタクトホール、または半導体基板の溝が、設計図上で
設計した通りの四角形の形状を有し、隣接する別のコン
タクトホールとの距離やコンタクトホール上下の配線端
との余裕を縮めることなく設計通りの面積を有するコン
タクトホール、または溝を備えた半導体装置及びその製
造方法を提供することにある。
ので、その目的は、半導体装置における層間絶縁層のコ
ンタクトホール、または半導体基板の溝が、設計図上で
設計した通りの四角形の形状を有し、隣接する別のコン
タクトホールとの距離やコンタクトホール上下の配線端
との余裕を縮めることなく設計通りの面積を有するコン
タクトホール、または溝を備えた半導体装置及びその製
造方法を提供することにある。
【０００６】また、この発明の他の目的は、位相シフト
技術を用いた従来の微細な穴加工時に見られたサイドロ
ーブの影響を受けることなく、さらに穴加工時にのみ高
解像度の露光技術を導入することも必要とせずに、コン
タクトホールや溝の形成を可能とし、従来に比べて更な
る微細化構造を備えた半導体装置及びその製造方法を提
供することにある。
技術を用いた従来の微細な穴加工時に見られたサイドロ
ーブの影響を受けることなく、さらに穴加工時にのみ高
解像度の露光技術を導入することも必要とせずに、コン
タクトホールや溝の形成を可能とし、従来に比べて更な
る微細化構造を備えた半導体装置及びその製造方法を提
供することにある。
【０００７】
【課題を解決するための手段】この発明の請求項１に記
載した半導体装置の製造方法は、第１の金属配線層上に
層間絶縁層を形成する工程と、前記層間絶縁層上に所定
の線幅と間隔を有する直線状にパターニングされた第１
のマスク層を形成する工程と、前記第１のマスク層上及
び前記層間絶縁層の露出部分上に、所定の線幅と間隔を
有し、前記第１のマスク層と直交する直線状にパターニ
ングされた第２のマスク層を形成する工程と、前記第
１、第２のマスク層によりマスキングされない領域の前
記層間絶縁層をエッチングすることにより、前記第１の
マスク層を用いてエッチングされた対向する二辺と、前
記第２のマスク層を用いてエッチングされた対向する二
辺を有する四角形であるコンタクトホールを形成する工
程と、前記第１、第２のマスク層を除去する工程と、前
記層間絶縁層上及び前記コンタクトホール内に露出され
た第１の金属配線層上に、第２の金属配線層を形成する
工程とを具備することを特徴としている。
載した半導体装置の製造方法は、第１の金属配線層上に
層間絶縁層を形成する工程と、前記層間絶縁層上に所定
の線幅と間隔を有する直線状にパターニングされた第１
のマスク層を形成する工程と、前記第１のマスク層上及
び前記層間絶縁層の露出部分上に、所定の線幅と間隔を
有し、前記第１のマスク層と直交する直線状にパターニ
ングされた第２のマスク層を形成する工程と、前記第
１、第２のマスク層によりマスキングされない領域の前
記層間絶縁層をエッチングすることにより、前記第１の
マスク層を用いてエッチングされた対向する二辺と、前
記第２のマスク層を用いてエッチングされた対向する二
辺を有する四角形であるコンタクトホールを形成する工
程と、前記第１、第２のマスク層を除去する工程と、前
記層間絶縁層上及び前記コンタクトホール内に露出され
た第１の金属配線層上に、第２の金属配線層を形成する
工程とを具備することを特徴としている。
【０００８】また、この発明の請求項２に記載した半導
体装置の製造方法は、半導体基板上に層間絶縁層を形成
する工程と、前記層間絶縁層上に所定の線幅と間隔を有
する直線状にパターニングされた第１のマスク層を形成
する工程と、前記第１のマスク層上及び前記層間絶縁層
の露出部分上に、所定の線幅と間隔を有し、前記第１の
マスク層と直交する直線状にパターニングされた第２の
マスク層を形成する工程と、前記第１、第２のマスク層
によりマスキングされない領域の前記層間絶縁層をエッ
チングすることにより、前記第１のマスク層を用いてエ
ッチングされた対向する二辺と、前記第２のマスク層を
用いてエッチングされた対向する二辺を有する四角形で
あるコンタクトホールを形成する工程と、前記第１、第
２のマスク層を除去する工程と、前記層間絶縁層上及び
前記コンタクトホール内に露出された前記半導体基板上
に、金属配線層を形成する工程とを具備することを特徴
としている。
体装置の製造方法は、半導体基板上に層間絶縁層を形成
する工程と、前記層間絶縁層上に所定の線幅と間隔を有
する直線状にパターニングされた第１のマスク層を形成
する工程と、前記第１のマスク層上及び前記層間絶縁層
の露出部分上に、所定の線幅と間隔を有し、前記第１の
マスク層と直交する直線状にパターニングされた第２の
マスク層を形成する工程と、前記第１、第２のマスク層
によりマスキングされない領域の前記層間絶縁層をエッ
チングすることにより、前記第１のマスク層を用いてエ
ッチングされた対向する二辺と、前記第２のマスク層を
用いてエッチングされた対向する二辺を有する四角形で
あるコンタクトホールを形成する工程と、前記第１、第
２のマスク層を除去する工程と、前記層間絶縁層上及び
前記コンタクトホール内に露出された前記半導体基板上
に、金属配線層を形成する工程とを具備することを特徴
としている。
【０００９】更に、この発明の請求項３に記載した半導
体装置の製造方法は、半導体基板上に所定の線幅と間隔
を有する直線状にパターニングされた第１のマスク層を
形成する工程と、前記第１のマスク層上及び前記半導体
基板の露出部分上に、所定の線幅と間隔を有し、前記第
１のマスク層と直交する直線状にパターニングされた第
２のマスク層を形成する工程と、前記第１、第２のマス
ク層によりマスキングされない領域の前記半導体基板を
エッチングすることにより、前記第１のマスク層を用い
てエッチングされた対向する二辺と、前記第２のマスク
層を用いてエッチングされた対向する二辺を有する四角
形である溝を形成する工程と、前記第１、第２のマスク
層を除去する工程とを具備することを特徴としている。
体装置の製造方法は、半導体基板上に所定の線幅と間隔
を有する直線状にパターニングされた第１のマスク層を
形成する工程と、前記第１のマスク層上及び前記半導体
基板の露出部分上に、所定の線幅と間隔を有し、前記第
１のマスク層と直交する直線状にパターニングされた第
２のマスク層を形成する工程と、前記第１、第２のマス
ク層によりマスキングされない領域の前記半導体基板を
エッチングすることにより、前記第１のマスク層を用い
てエッチングされた対向する二辺と、前記第２のマスク
層を用いてエッチングされた対向する二辺を有する四角
形である溝を形成する工程と、前記第１、第２のマスク
層を除去する工程とを具備することを特徴としている。
【００１０】更に、この発明の請求項４に記載した半導
体装置は、第１の金属配線層と、この第１の金属配線層
上に形成された層間絶縁層と、前記層間絶縁層上に形成
された第２の金属配線層とを備え、前記層間絶縁層に形
成された複数のコンタクトホールを介して前記第１の金
属配線層と前記第２の金属配線層とが接続される半導体
装置において、前記各コンタクトホールは、直交するよ
うに組み合わされた直線状の二つのマスク層を用いて前
記層間絶縁層をエッチングすることにより形成された、
四角形の形状を有し、前記四角形の一辺の長さは０．２
ミクロン以下であり、且つ前記各コンタクトホールの間
隔は０．２ミクロン以下であることを特徴としている。
体装置は、第１の金属配線層と、この第１の金属配線層
上に形成された層間絶縁層と、前記層間絶縁層上に形成
された第２の金属配線層とを備え、前記層間絶縁層に形
成された複数のコンタクトホールを介して前記第１の金
属配線層と前記第２の金属配線層とが接続される半導体
装置において、前記各コンタクトホールは、直交するよ
うに組み合わされた直線状の二つのマスク層を用いて前
記層間絶縁層をエッチングすることにより形成された、
四角形の形状を有し、前記四角形の一辺の長さは０．２
ミクロン以下であり、且つ前記各コンタクトホールの間
隔は０．２ミクロン以下であることを特徴としている。
【００１１】更に、この発明の請求項５に記載した半導
体装置は、半導体基板と、この半導体基板上に形成され
た層間絶縁層と、前記層間絶縁層上に形成された金属配
線層とを備え、前記層間絶縁層に形成された複数のコン
タクトホールを介して前記半導体基板と前記金属配線層
とが接続される半導体装置において、前記各コンタクト
ホールは、直交するように組み合わされた直線状の二つ
のマスク層を用いて前記層間絶縁層をエッチングするこ
とにより形成された、四角形の形状を有し、前記四角形
の一辺の長さは０．２ミクロン以下であり、且つ前記各
コンタクトホールの間隔は０．２ミクロン以下であるこ
とを特徴としている。
体装置は、半導体基板と、この半導体基板上に形成され
た層間絶縁層と、前記層間絶縁層上に形成された金属配
線層とを備え、前記層間絶縁層に形成された複数のコン
タクトホールを介して前記半導体基板と前記金属配線層
とが接続される半導体装置において、前記各コンタクト
ホールは、直交するように組み合わされた直線状の二つ
のマスク層を用いて前記層間絶縁層をエッチングするこ
とにより形成された、四角形の形状を有し、前記四角形
の一辺の長さは０．２ミクロン以下であり、且つ前記各
コンタクトホールの間隔は０．２ミクロン以下であるこ
とを特徴としている。
【００１２】更に、この発明の請求項６に記載した半導
体装置は、半導体基板中に電子を保持するため、または
素子分離の為の複数の溝を有する半導体装置において、
前記各溝は、直交するように組み合わされた直線状の二
つのマスク層を用いて前記半導体基板をエッチングする
ことにより形成された、四角形の形状を有し、前記四角
形の一辺の長さは０．２ミクロン以下であり、且つ前記
各溝の間隔は０．２ミクロン以下であることを特徴とし
ている。
体装置は、半導体基板中に電子を保持するため、または
素子分離の為の複数の溝を有する半導体装置において、
前記各溝は、直交するように組み合わされた直線状の二
つのマスク層を用いて前記半導体基板をエッチングする
ことにより形成された、四角形の形状を有し、前記四角
形の一辺の長さは０．２ミクロン以下であり、且つ前記
各溝の間隔は０．２ミクロン以下であることを特徴とし
ている。
【００１３】請求項１のような製造方法によれば、第１
の金属配線層上の層間絶縁層上に、直交する直線状にパ
ターニングされた第１、第２のマスク層を形成し、層間
絶縁層のマスク層によりマスキングされない領域をエッ
チングすることによりコンタクトホールを形成する。従
来のように四角形の穴を有するパターンのガラスマスク
を用いずに、直線状の二つのマスク層の組み合わせでマ
スキングを行うことにより、二組の対向する二辺が直交
し、且つそれぞれ第１、第２のマスク層の間隔に等しい
四角形のパターンを得ている。この結果、設計通りの面
積を有し、第１の金属配線層と第２の金属配線層を接続
するコンタクトホールを形成できる。また、同様の理由
により、サイドローブの影響を受けず、隣接するコンタ
クトホールとの距離は第１、第２のマスク層の線幅に等
しいことから、隣接する各コンタクトホールとの距離も
小さくすることが出来る。これによって穴加工時にのみ
高解像度の露光技術を導入することも必要とせずに、コ
ンタクトホールの微細化を図れる。
の金属配線層上の層間絶縁層上に、直交する直線状にパ
ターニングされた第１、第２のマスク層を形成し、層間
絶縁層のマスク層によりマスキングされない領域をエッ
チングすることによりコンタクトホールを形成する。従
来のように四角形の穴を有するパターンのガラスマスク
を用いずに、直線状の二つのマスク層の組み合わせでマ
スキングを行うことにより、二組の対向する二辺が直交
し、且つそれぞれ第１、第２のマスク層の間隔に等しい
四角形のパターンを得ている。この結果、設計通りの面
積を有し、第１の金属配線層と第２の金属配線層を接続
するコンタクトホールを形成できる。また、同様の理由
により、サイドローブの影響を受けず、隣接するコンタ
クトホールとの距離は第１、第２のマスク層の線幅に等
しいことから、隣接する各コンタクトホールとの距離も
小さくすることが出来る。これによって穴加工時にのみ
高解像度の露光技術を導入することも必要とせずに、コ
ンタクトホールの微細化を図れる。
【００１４】請求項２に示すように、半導体基板上の層
間絶縁層上に、直交する直線状にパターニングされた第
１、第２のマスク層を形成し、層間絶縁層のマスク層に
よりマスキングされない領域をエッチングすることによ
りコンタクトホールを形成すると、従来のように四角形
の穴を有するパターンのガラスマスクを用いずに、直線
状の二つのマスク層の組み合わせでマスキングを行うこ
とにより、二組の対向する二辺がそれぞれ直交し、且つ
第１、第２のマスク層の間隔に等しい四角形のパターン
を得ている。この結果、設計通りの面積を有し、半導体
基板と金属配線層を接続するコンタクトホールを形成で
きる。また、同様の理由により、サイドローブの影響を
受けず、隣接するコンタクトホールとの距離は第１、第
２のマスク層の線幅に等しいことから、隣接する各コン
タクトホールとの距離も小さくすることが出来る。これ
によって穴加工時にのみ高解像度の露光技術を導入する
ことも必要とせずに、コンタクトホールの微細化を図れ
る。
間絶縁層上に、直交する直線状にパターニングされた第
１、第２のマスク層を形成し、層間絶縁層のマスク層に
よりマスキングされない領域をエッチングすることによ
りコンタクトホールを形成すると、従来のように四角形
の穴を有するパターンのガラスマスクを用いずに、直線
状の二つのマスク層の組み合わせでマスキングを行うこ
とにより、二組の対向する二辺がそれぞれ直交し、且つ
第１、第２のマスク層の間隔に等しい四角形のパターン
を得ている。この結果、設計通りの面積を有し、半導体
基板と金属配線層を接続するコンタクトホールを形成で
きる。また、同様の理由により、サイドローブの影響を
受けず、隣接するコンタクトホールとの距離は第１、第
２のマスク層の線幅に等しいことから、隣接する各コン
タクトホールとの距離も小さくすることが出来る。これ
によって穴加工時にのみ高解像度の露光技術を導入する
ことも必要とせずに、コンタクトホールの微細化を図れ
る。
【００１５】請求項３に示すように、半導体基板上に、
直交する直線状にパターニングされた第１、第２のマス
ク層を形成し、半導体基板の、マスク層によりマスキン
グされない領域をエッチングすることにより溝を形成す
ると、従来のように四角形の穴を有するパターンのガラ
スマスクを用いずに、直線状の二つのマスク層の組み合
わせでマスキングを行うことにより、二組の対向する二
辺が直交し、且つそれぞれ第１、第２のマスク層の間隔
に等しい四角形のパターンを得ている。この結果、設計
通りの面積を有し、素子と素子とを分離するため、ある
いはキャパシタを形成するための溝を形成できる。ま
た、同様の理由により、サイドローブの影響を受けず、
隣接する溝との距離は第１、第２のマスク層の線幅に等
しいことから、隣接する各溝との距離も小さくすること
が出来る。これによって穴加工時にのみ高解像度の露光
技術を導入することも必要とせずに、溝の微細化を図れ
る。
直交する直線状にパターニングされた第１、第２のマス
ク層を形成し、半導体基板の、マスク層によりマスキン
グされない領域をエッチングすることにより溝を形成す
ると、従来のように四角形の穴を有するパターンのガラ
スマスクを用いずに、直線状の二つのマスク層の組み合
わせでマスキングを行うことにより、二組の対向する二
辺が直交し、且つそれぞれ第１、第２のマスク層の間隔
に等しい四角形のパターンを得ている。この結果、設計
通りの面積を有し、素子と素子とを分離するため、ある
いはキャパシタを形成するための溝を形成できる。ま
た、同様の理由により、サイドローブの影響を受けず、
隣接する溝との距離は第１、第２のマスク層の線幅に等
しいことから、隣接する各溝との距離も小さくすること
が出来る。これによって穴加工時にのみ高解像度の露光
技術を導入することも必要とせずに、溝の微細化を図れ
る。
【００１６】請求項４のような構成によれば、第１の金
属配線層と第２の金属配線層とを接続する、層間絶縁層
に形成された複数のコンタクトホールは、直交するよう
に組み合わされた直線状の二つのマスク層を用いて層間
絶縁層をエッチングすることにより形成されるため、そ
の形状は設計通りの四角形であり、その二組の対向する
二辺の少なくとも一方の長さ、そして各コンタクトホー
ル間の間隔を０．２ミクロン以下に出来、コンタクトホ
ールの更なる微細化を図れる。
属配線層と第２の金属配線層とを接続する、層間絶縁層
に形成された複数のコンタクトホールは、直交するよう
に組み合わされた直線状の二つのマスク層を用いて層間
絶縁層をエッチングすることにより形成されるため、そ
の形状は設計通りの四角形であり、その二組の対向する
二辺の少なくとも一方の長さ、そして各コンタクトホー
ル間の間隔を０．２ミクロン以下に出来、コンタクトホ
ールの更なる微細化を図れる。
【００１７】請求項５に示すように、半導体基板と金属
配線層とを接続する、層間絶縁層に形成された複数のコ
ンタクトホールは、直交するように組み合わされた直線
状の二つのマスク層を用いて層間絶縁層をエッチングす
ることにより形成されるため、その形状は設計通りの四
角形であり、その二組の対向する二辺の少なくとも一方
の長さ、そして各コンタクトホール間の間隔を０．２ミ
クロン以下に出来、コンタクトホールの更なる微細化を
図れる。
配線層とを接続する、層間絶縁層に形成された複数のコ
ンタクトホールは、直交するように組み合わされた直線
状の二つのマスク層を用いて層間絶縁層をエッチングす
ることにより形成されるため、その形状は設計通りの四
角形であり、その二組の対向する二辺の少なくとも一方
の長さ、そして各コンタクトホール間の間隔を０．２ミ
クロン以下に出来、コンタクトホールの更なる微細化を
図れる。
【００１８】請求項６に示すように、素子と素子を分離
するための半導体基板上の複数の溝は、直交するように
組み合わされた直線状の二つのマスク層を用いて半導体
基板をエッチングすることにより形成されるため、その
形状は設計通りの四角形であり、その二組の対向する二
辺の少なくとも一方の長さ、そして各溝の間の間隔を
０．２ミクロン以下に出来、溝の更なる微細化を図れ
る。
するための半導体基板上の複数の溝は、直交するように
組み合わされた直線状の二つのマスク層を用いて半導体
基板をエッチングすることにより形成されるため、その
形状は設計通りの四角形であり、その二組の対向する二
辺の少なくとも一方の長さ、そして各溝の間の間隔を
０．２ミクロン以下に出来、溝の更なる微細化を図れ
る。
【００１９】
【発明の実施の形態】以下、この発明の実施の形態を図
面を参照して説明する。
面を参照して説明する。
【００２０】図１（ａ）、（ｂ）乃至図５（ａ）、
（ｂ）はそれぞれ、この発明の第１の実施の形態に係る
半導体装置およびその製造方法を説明するためのもの
で、層間絶縁層を介在して積層した２層の金属配線層を
接続する工程を順次示しており、（ａ）図は斜視図を、
（ｂ）図は平面図を模式的に示している。
（ｂ）はそれぞれ、この発明の第１の実施の形態に係る
半導体装置およびその製造方法を説明するためのもの
で、層間絶縁層を介在して積層した２層の金属配線層を
接続する工程を順次示しており、（ａ）図は斜視図を、
（ｂ）図は平面図を模式的に示している。
【００２１】この第１の実施の形態の半導体装置は、図
１（ａ）、（ｂ）に示すように、まず半導体基板２９上
に複数の例えばトランジスタなどの素子を周知の製造工
程により形成した後、その上に第１の金属配線層３０と
して例えばＷＳｉをスパッタリング法などにより堆積す
る。次にこの第１の金属配線層３０上に層間絶縁層３１
として例えばＳｉＯ２をＣＶＤ法により５００ｎｍ程度
の膜厚に堆積させ、次にこの層間絶縁層３１の加工用の
マスク層（第１のマスク層）３２となる部材、例えばＳ
ｉ３Ｎ４を同じくＣＶＤ法により５０ｎｍ程度の膜厚に
堆積させる。この後、マスク層３２上にフォトレジスト
を３００ｎｍ程度の膜厚に塗布し、所望のコンタクトホ
ールの一辺に相当する間隔を持った直線状のパターンの
ガラスマスクを用いたリソグラフィにより、直線状のフ
ォトレジスト３３−１をマスク層３２の上に転写する。
１（ａ）、（ｂ）に示すように、まず半導体基板２９上
に複数の例えばトランジスタなどの素子を周知の製造工
程により形成した後、その上に第１の金属配線層３０と
して例えばＷＳｉをスパッタリング法などにより堆積す
る。次にこの第１の金属配線層３０上に層間絶縁層３１
として例えばＳｉＯ２をＣＶＤ法により５００ｎｍ程度
の膜厚に堆積させ、次にこの層間絶縁層３１の加工用の
マスク層（第１のマスク層）３２となる部材、例えばＳ
ｉ３Ｎ４を同じくＣＶＤ法により５０ｎｍ程度の膜厚に
堆積させる。この後、マスク層３２上にフォトレジスト
を３００ｎｍ程度の膜厚に塗布し、所望のコンタクトホ
ールの一辺に相当する間隔を持った直線状のパターンの
ガラスマスクを用いたリソグラフィにより、直線状のフ
ォトレジスト３３−１をマスク層３２の上に転写する。
【００２２】次に、図２（ａ）、（ｂ）に示すように上
記のフォトレジスト３３−１をマスク層としてＲＩＥ法
などによるエッチングを行い、マスク層３２−１をパタ
ーン形成した後、フォトレジスト３３−１を除去する。
記のフォトレジスト３３−１をマスク層としてＲＩＥ法
などによるエッチングを行い、マスク層３２−１をパタ
ーン形成した後、フォトレジスト３３−１を除去する。
【００２３】再度フォトレジストを３００ｎｍ程度の膜
厚に塗布し、図３（ａ）、（ｂ）に示すようにマスク層
３２−１における直線状のパターンに直交し、かつ所望
のコンタクトホールの一辺に相当する間隔を持つ直線状
のパターンのガラスマスクを用いたリソグラフィによ
り、フォトレジスト３３−２に直線状のパターンを転写
する。
厚に塗布し、図３（ａ）、（ｂ）に示すようにマスク層
３２−１における直線状のパターンに直交し、かつ所望
のコンタクトホールの一辺に相当する間隔を持つ直線状
のパターンのガラスマスクを用いたリソグラフィによ
り、フォトレジスト３３−２に直線状のパターンを転写
する。
【００２４】次にマスク層３２−１と直交する直線状の
フォトレジスト（第２のマスク層）３３−２をマスク材
としてＲＩＥ法などによるエッチングを行う。この際、
今回の例に示す層間絶縁層３１であるＳｉＯ２とマスク
層３２−１であるＳｉ３Ｎ４では、ＲＩＥの条件により
それぞれ４００ｎｍ／分、９ｎｍ／分程度と異なるエッ
チングレートであるので、マスク層３２−１におけるＳ
ｉ３Ｎ４のフォトレジスト３３−２に覆われていない部
分が１１ｎｍ程度の膜減りをする時間で層間絶縁層３１
のＳｉＯ２を５００ｎｍ削ることが出来る。その後フォ
トレジスト３３−２を除去する。この様子を示したのが
図４（ａ）、（ｂ）である。
フォトレジスト（第２のマスク層）３３−２をマスク材
としてＲＩＥ法などによるエッチングを行う。この際、
今回の例に示す層間絶縁層３１であるＳｉＯ２とマスク
層３２−１であるＳｉ３Ｎ４では、ＲＩＥの条件により
それぞれ４００ｎｍ／分、９ｎｍ／分程度と異なるエッ
チングレートであるので、マスク層３２−１におけるＳ
ｉ３Ｎ４のフォトレジスト３３−２に覆われていない部
分が１１ｎｍ程度の膜減りをする時間で層間絶縁層３１
のＳｉＯ２を５００ｎｍ削ることが出来る。その後フォ
トレジスト３３−２を除去する。この様子を示したのが
図４（ａ）、（ｂ）である。
【００２５】この後、図５（ａ）、（ｂ）に示すよう
に、例えば１６０℃近くに加熱したリン酸を用いてマス
ク層３２−２のＳｉ３Ｎ４を除去する。
に、例えば１６０℃近くに加熱したリン酸を用いてマス
ク層３２−２のＳｉ３Ｎ４を除去する。
【００２６】さらにコンタクトホールの形成された層間
絶縁層３１−１上に再度金属配線層を形成することで、
２つの金属配線層を、その間に介在する層間絶縁層に形
成したコンタクトホールを介して接続することが出来
る。
絶縁層３１−１上に再度金属配線層を形成することで、
２つの金属配線層を、その間に介在する層間絶縁層に形
成したコンタクトホールを介して接続することが出来
る。
【００２７】すなわち、この第１の実施の形態による製
造方法によれば、コンタクトホールは四角形のパターン
が隣接して形成されたガラスマスクを用いずに形成され
るため、層間絶縁層に位相シフトの極大点による影響を
受けること（サイドローブを転写すること）がない。ま
た、そのサイズとピッチは直線状にパターニングされた
加工マスク層とフォトレジストの間隔と線幅にそれぞれ
一致するために、隣接する別のコンタクトホールとの距
離やコンタクトホール上下の配線端との余裕を縮めるこ
となく設計通りの面積を有するコンタクトホールを形成
でき、従来の技術では実現困難であった四角形の形状を
有し、その一辺の長さが０．２ミクロン以下である微細
な、２つの金属配線層を接続する複数のコンタクトホー
ルを０．２ミクロン以下の間隔で有する半導体装置を作
製できる。
造方法によれば、コンタクトホールは四角形のパターン
が隣接して形成されたガラスマスクを用いずに形成され
るため、層間絶縁層に位相シフトの極大点による影響を
受けること（サイドローブを転写すること）がない。ま
た、そのサイズとピッチは直線状にパターニングされた
加工マスク層とフォトレジストの間隔と線幅にそれぞれ
一致するために、隣接する別のコンタクトホールとの距
離やコンタクトホール上下の配線端との余裕を縮めるこ
となく設計通りの面積を有するコンタクトホールを形成
でき、従来の技術では実現困難であった四角形の形状を
有し、その一辺の長さが０．２ミクロン以下である微細
な、２つの金属配線層を接続する複数のコンタクトホー
ルを０．２ミクロン以下の間隔で有する半導体装置を作
製できる。
【００２８】図６（ａ）乃至（ｅ）はそれぞれ、この発
明の第２の実施の形態に係る半導体装置及びその製造方
法を説明するためのもので、金属配線層と半導体基板中
に形成した拡散層とを接続する工程の斜視図を模式的に
順次示している。
明の第２の実施の形態に係る半導体装置及びその製造方
法を説明するためのもので、金属配線層と半導体基板中
に形成した拡散層とを接続する工程の斜視図を模式的に
順次示している。
【００２９】この第２の実施の形態では、第１の実施の
形態における第１の金属配線層に代えて、複数のトラン
ジスタなどの素子が周知の製造工程で形成された半導体
基板を用いている。図６（ａ）に示すように、まず半導
体基板４０上に層間絶縁層４１、例えばＳｉＯ２をＣＶ
Ｄ法により５００ｎｍ程度の膜厚に堆積させ、次にこの
層間絶縁層４１の加工用のマスク層（第１のマスク層）
４２となる部材、例えばＳｉ３Ｎ４を同じくＣＶＤ法に
より５０ｎｍ程度の膜厚に堆積させる。この後、マスク
層４２上にフォトレジストを３００ｎｍ程度の膜厚に塗
布し、所望のコンタクトホールの一辺に相当する間隔を
持った直線状のパターンのガラスマスクを用いたリソグ
ラフィにより、直線状のフォトレジスト４３−１をマス
ク層４２の上に転写する。
形態における第１の金属配線層に代えて、複数のトラン
ジスタなどの素子が周知の製造工程で形成された半導体
基板を用いている。図６（ａ）に示すように、まず半導
体基板４０上に層間絶縁層４１、例えばＳｉＯ２をＣＶ
Ｄ法により５００ｎｍ程度の膜厚に堆積させ、次にこの
層間絶縁層４１の加工用のマスク層（第１のマスク層）
４２となる部材、例えばＳｉ３Ｎ４を同じくＣＶＤ法に
より５０ｎｍ程度の膜厚に堆積させる。この後、マスク
層４２上にフォトレジストを３００ｎｍ程度の膜厚に塗
布し、所望のコンタクトホールの一辺に相当する間隔を
持った直線状のパターンのガラスマスクを用いたリソグ
ラフィにより、直線状のフォトレジスト４３−１をマス
ク層４２の上に転写する。
【００３０】次に図６（ｂ）に示すように、上記フォト
レジスト４３−１をマスク材としてＲＩＥ法などによる
エッチングを行い、マスク層４２−１をパターン形成し
た後、フォトレジスト４３−１を除去する。
レジスト４３−１をマスク材としてＲＩＥ法などによる
エッチングを行い、マスク層４２−１をパターン形成し
た後、フォトレジスト４３−１を除去する。
【００３１】再度フォトレジストを３００ｎｍ程度の膜
厚に塗布し、図６（ｃ）に示すようにマスク層４２−１
における直線状のパターンに直交し、かつ所望のコンタ
クトホールの一辺に相当する間隔を持つ直線状のパター
ンのガラスマスクを用いたリソグラフィにより、フォト
レジスト４３−２に直線状にパターンを転写する。
厚に塗布し、図６（ｃ）に示すようにマスク層４２−１
における直線状のパターンに直交し、かつ所望のコンタ
クトホールの一辺に相当する間隔を持つ直線状のパター
ンのガラスマスクを用いたリソグラフィにより、フォト
レジスト４３−２に直線状にパターンを転写する。
【００３２】次にマスク層４２−１と直交する直線状の
フォトレジスト（第２のマスク層）４３−２をマスク材
としてＲＩＥ法などによるエッチングを行う。この際、
今回の例に示す層間絶縁層４１であるＳｉＯ２とマスク
層４２−１であるＳｉ３Ｎ４ではＲＩＥの条件によりそ
れぞれ４００ｎｍ／分、９ｎｍ／分程度と異なるエッチ
ングレートであるので、マスク層４２−１におけるＳｉ
３Ｎ４のフォトレジスト４３−２に覆われていない部分
が１１ｎｍ程度の膜減りをする時間で層間絶縁層４１の
ＳｉＯ２を５００ｎｍ削ることが出来る。その後フォト
レジスト３３−２を除去する。この様子を示したのが図
６（ｄ）である。
フォトレジスト（第２のマスク層）４３−２をマスク材
としてＲＩＥ法などによるエッチングを行う。この際、
今回の例に示す層間絶縁層４１であるＳｉＯ２とマスク
層４２−１であるＳｉ３Ｎ４ではＲＩＥの条件によりそ
れぞれ４００ｎｍ／分、９ｎｍ／分程度と異なるエッチ
ングレートであるので、マスク層４２−１におけるＳｉ
３Ｎ４のフォトレジスト４３−２に覆われていない部分
が１１ｎｍ程度の膜減りをする時間で層間絶縁層４１の
ＳｉＯ２を５００ｎｍ削ることが出来る。その後フォト
レジスト３３−２を除去する。この様子を示したのが図
６（ｄ）である。
【００３３】この後、図６（ｅ）に示すように、例えば
１６０℃近くに加熱したリン酸を用いてマスク層４２−
２のＳｉ３Ｎ４を除去する。
１６０℃近くに加熱したリン酸を用いてマスク層４２−
２のＳｉ３Ｎ４を除去する。
【００３４】さらにコンタクトホールの形成された層間
絶縁層４１−１上に金属配線層を形成することで、半導
体基板と金属配線層を、その間に介在する層間絶縁層に
形成したコンタクトホールを介して接続することが出来
る。
絶縁層４１−１上に金属配線層を形成することで、半導
体基板と金属配線層を、その間に介在する層間絶縁層に
形成したコンタクトホールを介して接続することが出来
る。
【００３５】すなわち、この第２の実施の形態による製
造方法によれば、コンタクトホールは四角形のパターン
が隣接して形成されたガラスマスクを用いずに形成され
るため、層間絶縁層に位相シフトの極大点による影響を
受けること（サイドローブを転写すること）がない。ま
た、そのサイズとピッチは直線にパターニングされた加
工マスク層とフォトレジストの間隔と線幅にそれぞれ一
致するために、隣接する別のコンタクトホールとの距離
を考慮に入れる必要が無く、かつ複数の設計通りの面積
を有するコンタクトホールを形成でき、従来の技術では
実現困難であった四角形の形状を有し、その一辺の長さ
が０．２ミクロン以下である微細な、半導体基板と金属
配線層を接続するコンタクトホールを０．２ミクロン以
下の間隔で有する半導体装置を作製できる。
造方法によれば、コンタクトホールは四角形のパターン
が隣接して形成されたガラスマスクを用いずに形成され
るため、層間絶縁層に位相シフトの極大点による影響を
受けること（サイドローブを転写すること）がない。ま
た、そのサイズとピッチは直線にパターニングされた加
工マスク層とフォトレジストの間隔と線幅にそれぞれ一
致するために、隣接する別のコンタクトホールとの距離
を考慮に入れる必要が無く、かつ複数の設計通りの面積
を有するコンタクトホールを形成でき、従来の技術では
実現困難であった四角形の形状を有し、その一辺の長さ
が０．２ミクロン以下である微細な、半導体基板と金属
配線層を接続するコンタクトホールを０．２ミクロン以
下の間隔で有する半導体装置を作製できる。
【００３６】図７（ａ）乃至（ｅ）はそれぞれ、この発
明の第３の実施の形態に係る半導体装置及びその製造方
法を説明するためのもので、半導体基板に溝を形成する
工程の斜視図を模式的に順次示している。
明の第３の実施の形態に係る半導体装置及びその製造方
法を説明するためのもので、半導体基板に溝を形成する
工程の斜視図を模式的に順次示している。
【００３７】この第３の実施の形態では、第１の実施の
形態における第１の金属配線層を無くし、層間絶縁層に
代えて半導体基板を用いている。図７（ａ）に示すよう
に、まず半導体基板５０上にこの半導体基板３０の加工
用のマスク層（第１のマスク層）５１となる部材、例え
ばＳｉＯ２をＣＶＤ法により７００ｎｍ程度の膜厚に堆
積させる。この後、マスク層５１上にフォトレジストを
１１００ｎｍ程度の膜厚に塗布し、所望のコンタクトホ
ールの一辺に相当する間隔を持った直線状のパターンの
ガラスマスクを用いたリソグラフィにより、直線状のフ
ォトレジスト５２−１をマスク層５１の上に転写する。
形態における第１の金属配線層を無くし、層間絶縁層に
代えて半導体基板を用いている。図７（ａ）に示すよう
に、まず半導体基板５０上にこの半導体基板３０の加工
用のマスク層（第１のマスク層）５１となる部材、例え
ばＳｉＯ２をＣＶＤ法により７００ｎｍ程度の膜厚に堆
積させる。この後、マスク層５１上にフォトレジストを
１１００ｎｍ程度の膜厚に塗布し、所望のコンタクトホ
ールの一辺に相当する間隔を持った直線状のパターンの
ガラスマスクを用いたリソグラフィにより、直線状のフ
ォトレジスト５２−１をマスク層５１の上に転写する。
【００３８】次に図７（ｂ）に示すように、上記フォト
レジスト５２−１をマスク材としてＲＩＥ法などによる
エッチングを行い、マスク層５１−１をパターン形成し
た後、フォトレジスト５２−１を除去する。
レジスト５２−１をマスク材としてＲＩＥ法などによる
エッチングを行い、マスク層５１−１をパターン形成し
た後、フォトレジスト５２−１を除去する。
【００３９】再度フォトレジストを１１００ｎｍ程度の
膜厚に塗布し、図７（ｃ）に示すようにマスク層５１−
１における直線状パターンに直交し、かつ所望の溝の一
辺に相当する間隔を持つ直線状のパターンのガラスマス
クを用いたリソグラフィにより、フォトレジスト５２−
２に直線状のパターンを転写する。
膜厚に塗布し、図７（ｃ）に示すようにマスク層５１−
１における直線状パターンに直交し、かつ所望の溝の一
辺に相当する間隔を持つ直線状のパターンのガラスマス
クを用いたリソグラフィにより、フォトレジスト５２−
２に直線状のパターンを転写する。
【００４０】次にマスク層５１−１と直交する直線状の
フォトレジスト（第２のマスク層）５２−２をマスク材
としてＲＩＥ法などによるエッチングを行う。
フォトレジスト（第２のマスク層）５２−２をマスク材
としてＲＩＥ法などによるエッチングを行う。
【００４１】この際、今回の例に示す半導体基板５０
（Ｓｉ）とマスク層５１−１のＳｉＯ ２ではＲＩＥの条
件によりそれぞれ１０００ｎｍ／分、４０ｎｍ／分程度
のエッチングレートであるので、マスク層５１−１にお
けるＳｉＯ２のフォトレジスト５２−２に覆われていな
い部分が２８０ｎｍ程度の膜減りをする時間で半導体基
板５０を７０００ｎｍ削り、半導体基板５０−１とす
る。その後フォトレジスト５２−２を除去する。この様
子を示したのが図７（ｄ）である。
（Ｓｉ）とマスク層５１−１のＳｉＯ ２ではＲＩＥの条
件によりそれぞれ１０００ｎｍ／分、４０ｎｍ／分程度
のエッチングレートであるので、マスク層５１−１にお
けるＳｉＯ２のフォトレジスト５２−２に覆われていな
い部分が２８０ｎｍ程度の膜減りをする時間で半導体基
板５０を７０００ｎｍ削り、半導体基板５０−１とす
る。その後フォトレジスト５２−２を除去する。この様
子を示したのが図７（ｄ）である。
【００４２】この後、図７（ｅ）に示すように、例えば
フッ化アンモニウムを用いてマスク層５１−２のＳｉＯ
２を除去する。
フッ化アンモニウムを用いてマスク層５１−２のＳｉＯ
２を除去する。
【００４３】すなわち、この第３の実施の形態による製
造方法によれば、溝は四角形のパターンが隣接して形成
されたガラスマスクを用いずに形成されるため、半導体
基板に位相シフトの極大点による影響を受けること（サ
イドローブを転写すること）がない。また、そのサイズ
とピッチは直線にパターニングされた加工マスク層とフ
ォトレジストの間隔と線幅にそれぞれ一致するために、
隣接する別の溝との距離を考慮に入れる必要が無く、か
つ複数の設計通りの面積を有する溝を形成でき、従来の
技術では実現困難であった四角形の形状を有し、その一
辺の長さが０．２ミクロン以下である微細な、半導体基
板上の複数の素子の分離するため、あるいはキャパシタ
を形成するための複数の溝を０．２ミクロン以下の間隔
で有する半導体装置を作製できる。
造方法によれば、溝は四角形のパターンが隣接して形成
されたガラスマスクを用いずに形成されるため、半導体
基板に位相シフトの極大点による影響を受けること（サ
イドローブを転写すること）がない。また、そのサイズ
とピッチは直線にパターニングされた加工マスク層とフ
ォトレジストの間隔と線幅にそれぞれ一致するために、
隣接する別の溝との距離を考慮に入れる必要が無く、か
つ複数の設計通りの面積を有する溝を形成でき、従来の
技術では実現困難であった四角形の形状を有し、その一
辺の長さが０．２ミクロン以下である微細な、半導体基
板上の複数の素子の分離するため、あるいはキャパシタ
を形成するための複数の溝を０．２ミクロン以下の間隔
で有する半導体装置を作製できる。
【００４４】また、上記第１、第２、第３の実施の形態
において、マスク層３２、４２、５１としてＳｉ３Ｎ４
の代わりにフォトレジストを用いて、交差する２本の直
線状のフォトレジストにマスキングされない領域をエッ
チングすることでコンタクトホール、または溝を形成し
た場合でも本発明の効果を得ることが出来る。
において、マスク層３２、４２、５１としてＳｉ３Ｎ４
の代わりにフォトレジストを用いて、交差する２本の直
線状のフォトレジストにマスキングされない領域をエッ
チングすることでコンタクトホール、または溝を形成し
た場合でも本発明の効果を得ることが出来る。
【００４５】
【発明の効果】以上説明したように、この発明によれ
ば、半導体装置における層間絶縁膜のコンタクトホー
ル、または半導体基板の溝が、設計図上で設計した通り
の四角形の形状を有し、隣接する別のコンタクトホール
との距離やコンタクトホール上下の配線端との余裕を縮
めることなく設計通りの面積を有するコンタクトホー
ル、または溝を備えた半導体装置及びその製造方法が得
られる。
ば、半導体装置における層間絶縁膜のコンタクトホー
ル、または半導体基板の溝が、設計図上で設計した通り
の四角形の形状を有し、隣接する別のコンタクトホール
との距離やコンタクトホール上下の配線端との余裕を縮
めることなく設計通りの面積を有するコンタクトホー
ル、または溝を備えた半導体装置及びその製造方法が得
られる。
【００４６】また、従来の微細な穴加工時に見られたサ
イドローブの影響を受けることなく、さらに穴加工時に
のみ高解像度の露光技術を導入することも必要とせず
に、コンタクトホールや溝の形成を可能とし、従来に比
べて更なる微細化構造を備えた半導体装置及びその製造
方法が得られる。
イドローブの影響を受けることなく、さらに穴加工時に
のみ高解像度の露光技術を導入することも必要とせず
に、コンタクトホールや溝の形成を可能とし、従来に比
べて更なる微細化構造を備えた半導体装置及びその製造
方法が得られる。
【図１】本発明の第１の実施の形態に係る半導体装置及
びその製造方法について説明するためのもので、（ａ）
図は第１の製造工程の斜視図、（ｂ）図はその平面図。
びその製造方法について説明するためのもので、（ａ）
図は第１の製造工程の斜視図、（ｂ）図はその平面図。
【図２】本発明の第１の実施の形態に係る半導体装置及
びその製造方法について説明するためのもので、（ａ）
図は第２の製造工程の斜視図、（ｂ）図はその平面図。
びその製造方法について説明するためのもので、（ａ）
図は第２の製造工程の斜視図、（ｂ）図はその平面図。
【図３】本発明の第１の実施の形態に係る半導体装置及
びその製造方法について説明するためのもので、（ａ）
図は第３の製造工程の斜視図、（ｂ）図はその平面図。
びその製造方法について説明するためのもので、（ａ）
図は第３の製造工程の斜視図、（ｂ）図はその平面図。
【図４】本発明の第１の実施の形態に係る半導体装置及
びその製造方法について説明するためのもので、（ａ）
図は第４の製造工程の斜視図、（ｂ）図はその平面図。
びその製造方法について説明するためのもので、（ａ）
図は第４の製造工程の斜視図、（ｂ）図はその平面図。
【図５】本発明の第１の実施の形態に係る半導体装置及
びその製造方法について説明するためのもので、（ａ）
図は第５の製造工程の斜視図、（ｂ）図はその平面図。
びその製造方法について説明するためのもので、（ａ）
図は第５の製造工程の斜視図、（ｂ）図はその平面図。
【図６】本発明の第２の実施の形態に係る半導体装置及
びその製造方法について説明するためのもので、（ａ）
図は第１の製造工程の斜視図、（ｂ）図は第２の製造工
程の斜視図、（ｃ）図は第３の製造工程の斜視図、
（ｄ）図は第４の製造工程の斜視図、（ｅ）図は第５の
製造工程の斜視図。
びその製造方法について説明するためのもので、（ａ）
図は第１の製造工程の斜視図、（ｂ）図は第２の製造工
程の斜視図、（ｃ）図は第３の製造工程の斜視図、
（ｄ）図は第４の製造工程の斜視図、（ｅ）図は第５の
製造工程の斜視図。
【図７】本発明の第３の実施の形態に係る半導体装置及
びその製造方法について説明するためのもので、（ａ）
図は第１の製造工程の斜視図、（ｂ）図は第２の製造工
程の斜視図、（ｃ）図は第３の製造工程の斜視図、
（ｄ）図は第４の製造工程の斜視図、（ｅ）図は第５の
製造工程の斜視図。
びその製造方法について説明するためのもので、（ａ）
図は第１の製造工程の斜視図、（ｂ）図は第２の製造工
程の斜視図、（ｃ）図は第３の製造工程の斜視図、
（ｄ）図は第４の製造工程の斜視図、（ｅ）図は第５の
製造工程の斜視図。
【図８】従来の半導体装置及びその製造方法について説
明するためのもので、ガラスマスクを用いた場合の穴加
工の一例を示しており、（ａ）図は斜視図、（ｂ）図は
ガラスマスクとフォトレジストへ転写されるパターンの
平面図。
明するためのもので、ガラスマスクを用いた場合の穴加
工の一例を示しており、（ａ）図は斜視図、（ｂ）図は
ガラスマスクとフォトレジストへ転写されるパターンの
平面図。
【図９】従来の半導体装置及びその製造方法について説
明するためのもので、ガラスマスクに位相シフト技術を
適用した場合の、近接した複数個の穴加工の一例を示し
ており、（ａ）図は斜視図、（ｂ）図はガラスマスクと
フォトレジストへ転写されるパターンの平面図。
明するためのもので、ガラスマスクに位相シフト技術を
適用した場合の、近接した複数個の穴加工の一例を示し
ており、（ａ）図は斜視図、（ｂ）図はガラスマスクと
フォトレジストへ転写されるパターンの平面図。
【図１０】位相シフトマスクの断面図とその光強度の特
性図。
性図。
１０…半導体基板、または金属配線層 １１−１、１１−２…パターニングされたフォトレジス
ト １２−１、１２−２…ガラスマスク １３…光 ２０…ガラスマスク ２１…ガラスマスク開口端における光強度 ２２…ガラスマスク開口部外に極大点を持った光強度 ２９…半導体基板 ３０…金属配線層 ３１…層間絶縁層 ３１−１…コンタクトホールの形成された層間絶縁層 ３２…マスク層 ３２−１、３２−２…パターニングされたマスク層 ３３−１、３３−２…パターニングされたフォトレジス
ト ４０…半導体基板 ４１…層間絶縁層 ４１−１…コンタクトホールの形成された層間絶縁層 ４２…マスク層 ４２−１、４２−２…パターニングされたマスク層 ４３−１、４３−２…パターニングされたフォトレジス
ト ５０…半導体基板 ５０−１…溝の形成された半導体基板 ５１…マスク層 ５１−１、５１−２…パターニングされたマスク層 ５２−１、５２−２…パターニングされたフォトレジス
ト
ト １２−１、１２−２…ガラスマスク １３…光 ２０…ガラスマスク ２１…ガラスマスク開口端における光強度 ２２…ガラスマスク開口部外に極大点を持った光強度 ２９…半導体基板 ３０…金属配線層 ３１…層間絶縁層 ３１−１…コンタクトホールの形成された層間絶縁層 ３２…マスク層 ３２−１、３２−２…パターニングされたマスク層 ３３−１、３３−２…パターニングされたフォトレジス
ト ４０…半導体基板 ４１…層間絶縁層 ４１−１…コンタクトホールの形成された層間絶縁層 ４２…マスク層 ４２−１、４２−２…パターニングされたマスク層 ４３−１、４３−２…パターニングされたフォトレジス
ト ５０…半導体基板 ５０−１…溝の形成された半導体基板 ５１…マスク層 ５１−１、５１−２…パターニングされたマスク層 ５２−１、５２−２…パターニングされたフォトレジス
ト
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F004 AA16 BA04 DB03 EA02 EA07 EB01 EB03 EB04 5F033 KK01 KK28 PP15 QQ01 QQ09 QQ13 QQ28 QQ29 QQ35 QQ37 RR04 SS11 WW01 XX03 5F046 AA13 AA26 BA08 CB17
Claims (6)
- 【請求項１】 第１の金属配線層上に層間絶縁層を形成
する工程と、 前記層間絶縁層上に所定の線幅と間隔を有する直線状に
パターニングされた第１のマスク層を形成する工程と、 前記第１のマスク層上及び前記層間絶縁層の露出部分上
に、所定の線幅と間隔を有し、前記第１のマスク層と直
交する直線状にパターニングされた第２のマスク層を形
成する工程と、 前記第１、第２のマスク層によりマスキングされない領
域の前記層間絶縁層をエッチングすることにより、前記
第１のマスク層を用いてエッチングされた対向する二辺
と、前記第２のマスク層を用いてエッチングされた対向
する二辺を有する四角形であるコンタクトホールを形成
する工程と、 前記第１、第２のマスク層を除去する工程と、 前記層間絶縁層上及び前記コンタクトホール内に露出さ
れた第１の金属配線層上に、第２の金属配線層を形成す
る工程とを具備することを特徴とする半導体装置の製造
方法。 - 【請求項２】 半導体基板上に層間絶縁層を形成する工
程と、 前記層間絶縁層上に所定の線幅と間隔を有する直線状に
パターニングされた第１のマスク層を形成する工程と、 前記第１のマスク層上及び前記層間絶縁層の露出部分上
に、所定の線幅と間隔を有し、前記第１のマスク層と直
交する直線状にパターニングされた第２のマスク層を形
成する工程と、 前記第１、第２のマスク層によりマスキングされない領
域の前記層間絶縁層をエッチングすることにより、前記
第１のマスク層を用いてエッチングされた対向する二辺
と、前記第２のマスク層を用いてエッチングされた対向
する二辺を有する四角形であるコンタクトホールを形成
する工程と、 前記第１、第２のマスク層を除去する工程と、 前記層間絶縁層上及び前記コンタクトホール内に露出さ
れた前記半導体基板上に、金属配線層を形成する工程と
を具備することを特徴とする半導体装置の製造方法。 - 【請求項３】 半導体基板上に所定の線幅と間隔を有す
る直線状にパターニングされた第１のマスク層を形成す
る工程と、 前記第１のマスク層上及び前記半導体基板の露出部分上
に、所定の線幅と間隔を有し、前記第１のマスク層と直
交する直線状にパターニングされた第２のマスク層を形
成する工程と、 前記第１、第２のマスク層によりマスキングされない領
域の前記半導体基板をエッチングすることにより、前記
第１のマスク層を用いてエッチングされた対向する二辺
と、前記第２のマスク層を用いてエッチングされた対向
する二辺を有する四角形である溝を形成する工程と、 前記第１、第２のマスク層を除去する工程とを具備する
ことを特徴とする半導体装置の製造方法。 - 【請求項４】 第１の金属配線層と、この第１の金属配
線層上に形成された層間絶縁層と、前記層間絶縁層上に
形成された第２の金属配線層とを備え、前記層間絶縁層
に形成された複数のコンタクトホールを介して前記第１
の金属配線層と前記第２の金属配線層とが接続される半
導体装置において、 前記各コンタクトホールは、直交するように組み合わさ
れた直線状の二つのマスク層を用いて前記層間絶縁層を
エッチングすることにより形成された、四角形の形状を
有し、前記四角形の一辺の長さは０．２ミクロン以下で
あり、且つ前記各コンタクトホールの間隔は０．２ミク
ロン以下であることを特徴とする半導体装置。 - 【請求項５】 半導体基板と、この半導体基板上に形成
された層間絶縁層と、前記層間絶縁層上に形成された金
属配線層とを備え、前記層間絶縁層に形成された複数の
コンタクトホールを介して前記半導体基板と前記金属配
線層とが接続される半導体装置において、 前記各コンタクトホールは、直交するように組み合わさ
れた直線状の二つのマスク層を用いて前記層間絶縁層を
エッチングすることにより形成された、四角形の形状を
有し、前記四角形の一辺の長さは０．２ミクロン以下で
あり、且つ前記各コンタクトホールの間隔は０．２ミク
ロン以下であることを特徴とする半導体装置。 - 【請求項６】 半導体基板中に電子を保持し、または素
子分離を行う複数の溝を有する半導体装置において、 前記各溝は、直交するように組み合わされた直線状の二
つのマスク層を用いて前記半導体基板をエッチングする
ことにより形成された、四角形の形状を有し、前記四角
形の一辺の長さは０．２ミクロン以下であり、且つ前記
各溝の間隔は０．２ミクロン以下であることを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11168616A JP2000357736A (ja) | 1999-06-15 | 1999-06-15 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11168616A JP2000357736A (ja) | 1999-06-15 | 1999-06-15 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000357736A true JP2000357736A (ja) | 2000-12-26 |
Family
ID=15871371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11168616A Pending JP2000357736A (ja) | 1999-06-15 | 1999-06-15 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000357736A (ja) |
Cited By (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100434505B1 (ko) * | 2002-06-19 | 2004-06-05 | 삼성전자주식회사 | 다마신 배선을 이용한 반도체 소자의 제조방법 |
| JP2008199054A (ja) * | 2004-02-23 | 2008-08-28 | Toshiba Corp | パターン形成方法 |
| JP2008546186A (ja) * | 2005-05-23 | 2008-12-18 | マイクロン テクノロジー， インク． | 小さく、スペースの狭い構成物の配列を形成する方法 |
| JP2009170453A (ja) * | 2008-01-10 | 2009-07-30 | Toshiba Corp | パターン形成方法 |
| JP2010050384A (ja) * | 2008-08-25 | 2010-03-04 | Elpida Memory Inc | 半導体装置の製造方法 |
| US7727899B2 (en) | 2006-04-06 | 2010-06-01 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device and semiconductor storage device including fine contact holes |
| KR101116730B1 (ko) | 2010-10-11 | 2012-03-13 | 주식회사 하이닉스반도체 | 필라패턴 형성방법 |
| US8207583B2 (en) | 2006-03-02 | 2012-06-26 | Micron Technology, Inc. | Memory device comprising an array portion and a logic portion |
| US8266558B2 (en) | 2005-09-01 | 2012-09-11 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US8334211B2 (en) | 2006-04-25 | 2012-12-18 | Micron Technology, Inc. | Process for improving critical dimension uniformity of integrated circuit arrays |
| US8338085B2 (en) | 2004-09-02 | 2012-12-25 | Micron Technology, Inc. | Method to align mask patterns |
| US8390034B2 (en) | 2007-12-18 | 2013-03-05 | Micron Technology, Inc. | Methods for isolating portions of a loop of pitch-multiplied material and related structures |
| US8426118B2 (en) | 2005-08-31 | 2013-04-23 | Micron Technology, Inc. | Method of forming pitch multiplied contacts |
| US8450829B2 (en) | 2006-09-14 | 2013-05-28 | Micron Technology, Inc. | Efficient pitch multiplication process |
| US8449805B2 (en) | 2006-06-01 | 2013-05-28 | Micron Technology, Inc. | Masking techniques and contact imprint reticles for dense semiconductor fabrication |
| JP5204121B2 (ja) * | 2007-10-29 | 2013-06-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体構造及び当該半導体構造の製造方法 |
| US8479384B2 (en) | 2005-09-01 | 2013-07-09 | Micron Technology, Inc. | Methods for integrated circuit fabrication with protective coating for planarization |
| US8482041B2 (en) | 2007-10-29 | 2013-07-09 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor structure and method of fabricating the semiconductor structure |
| US8486785B2 (en) | 2010-06-09 | 2013-07-16 | Unisantis Electronics Singapore Pte Ltd. | Surround gate CMOS semiconductor device |
| US8487357B2 (en) | 2010-03-12 | 2013-07-16 | Unisantis Electronics Singapore Pte Ltd. | Solid state imaging device having high sensitivity and high pixel density |
| US8492282B2 (en) | 2008-11-24 | 2013-07-23 | Micron Technology, Inc. | Methods of forming a masking pattern for integrated circuits |
| US8497548B2 (en) | 2009-04-28 | 2013-07-30 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device including a MOS transistor and production method therefor |
| US8507384B2 (en) | 2008-03-21 | 2013-08-13 | Micron Technology, Inc. | Method for selectively modifying spacing between pitch multiplied structures |
| US8507341B2 (en) | 2005-03-28 | 2013-08-13 | Micron Technology, Inc. | Integrated circuit fabrication |
| US8557704B2 (en) | 2006-08-30 | 2013-10-15 | Micron Technology, Inc. | Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures |
| US8563229B2 (en) | 2007-07-31 | 2013-10-22 | Micron Technology, Inc. | Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures |
| US8564034B2 (en) | 2011-09-08 | 2013-10-22 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
| US8575662B2 (en) | 2010-03-08 | 2013-11-05 | Unisantis Electronics Singapore Pte Ltd. | Solid state imaging device having high pixel density |
| US8592940B2 (en) | 2006-06-02 | 2013-11-26 | Micron Technology, Inc. | Topography based patterning |
| US8598650B2 (en) | 2008-01-29 | 2013-12-03 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
| US8598041B2 (en) | 2005-06-02 | 2013-12-03 | Micron Technology, Inc. | Method for positioning spacers in pitch multiplication |
| US8610202B2 (en) | 2009-10-01 | 2013-12-17 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device having a surrounding gate |
| US8669601B2 (en) | 2011-09-15 | 2014-03-11 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor |
| US8748938B2 (en) | 2012-02-20 | 2014-06-10 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
| WO2014115641A1 (ja) * | 2013-01-24 | 2014-07-31 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置の製造方法 |
| US8871648B2 (en) | 2007-12-06 | 2014-10-28 | Micron Technology, Inc. | Method for forming high density patterns |
| US8895232B2 (en) | 2004-09-01 | 2014-11-25 | Micron Technology, Inc. | Mask material conversion |
| US8916478B2 (en) | 2011-12-19 | 2014-12-23 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| US8928111B2 (en) | 2008-07-03 | 2015-01-06 | Micron Technology, Inc. | Transistor with high breakdown voltage having separated drain extensions |
| US9035384B2 (en) | 2011-12-19 | 2015-05-19 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
| US9099314B2 (en) | 2005-09-01 | 2015-08-04 | Micron Technology, Inc. | Pitch multiplication spacers and methods of forming the same |
| US9153697B2 (en) | 2010-06-15 | 2015-10-06 | Unisantis Electronics Singapore Pte Ltd. | Surrounding gate transistor (SGT) structure |
| US9184159B2 (en) | 2006-04-07 | 2015-11-10 | Micron Technology, Inc. | Simplified pitch doubling process flow |
| WO2017111924A1 (en) * | 2015-12-21 | 2017-06-29 | Intel Corporation | Grating based plugs and cuts for feature end formation for back end of line (beol) interconnects and structures resulting therefrom |
| WO2017111923A1 (en) * | 2015-12-21 | 2017-06-29 | Intel Corporation | Approaches for measuring overlay, dose or focus on pre-patterned hardmask structures using scanning electron microscopy (sem) |
| US10515801B2 (en) | 2007-06-04 | 2019-12-24 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| WO2023197478A1 (zh) * | 2022-04-13 | 2023-10-19 | 长鑫存储技术有限公司 | 一种半导体结构的制作方法及其结构 |
-
1999
- 1999-06-15 JP JP11168616A patent/JP2000357736A/ja active Pending
Cited By (84)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100434505B1 (ko) * | 2002-06-19 | 2004-06-05 | 삼성전자주식회사 | 다마신 배선을 이용한 반도체 소자의 제조방법 |
| JP2008199054A (ja) * | 2004-02-23 | 2008-08-28 | Toshiba Corp | パターン形成方法 |
| US8895232B2 (en) | 2004-09-01 | 2014-11-25 | Micron Technology, Inc. | Mask material conversion |
| US8338085B2 (en) | 2004-09-02 | 2012-12-25 | Micron Technology, Inc. | Method to align mask patterns |
| US8859362B2 (en) | 2005-03-28 | 2014-10-14 | Micron Technology, Inc. | Integrated circuit fabrication |
| US9412594B2 (en) | 2005-03-28 | 2016-08-09 | Micron Technology, Inc. | Integrated circuit fabrication |
| US9147608B2 (en) | 2005-03-28 | 2015-09-29 | Micron Technology, Inc. | Integrated circuit fabrication |
| US8507341B2 (en) | 2005-03-28 | 2013-08-13 | Micron Technology, Inc. | Integrated circuit fabrication |
| US9099402B2 (en) | 2005-05-23 | 2015-08-04 | Micron Technology, Inc. | Integrated circuit structure having arrays of small, closely spaced features |
| JP2008546186A (ja) * | 2005-05-23 | 2008-12-18 | マイクロン テクノロジー， インク． | 小さく、スペースの狭い構成物の配列を形成する方法 |
| US8207614B2 (en) | 2005-05-23 | 2012-06-26 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| KR101284410B1 (ko) * | 2005-05-23 | 2013-07-15 | 마이크론 테크놀로지, 인크. | 작은 조밀한 간격의 피처 배열 형성 방법 |
| US9117766B2 (en) | 2005-06-02 | 2015-08-25 | Micron Technology, Inc. | Method for positioning spacers in pitch multiplication |
| US8598041B2 (en) | 2005-06-02 | 2013-12-03 | Micron Technology, Inc. | Method for positioning spacers in pitch multiplication |
| US8865598B2 (en) | 2005-06-02 | 2014-10-21 | Micron Technology, Inc. | Method for positioning spacers in pitch multiplication |
| US8609324B2 (en) | 2005-08-31 | 2013-12-17 | Micron Technology, Inc. | Method of forming pitch multiplied contacts |
| US8426118B2 (en) | 2005-08-31 | 2013-04-23 | Micron Technology, Inc. | Method of forming pitch multiplied contacts |
| US8479384B2 (en) | 2005-09-01 | 2013-07-09 | Micron Technology, Inc. | Methods for integrated circuit fabrication with protective coating for planarization |
| US10396281B2 (en) | 2005-09-01 | 2019-08-27 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US9679781B2 (en) | 2005-09-01 | 2017-06-13 | Micron Technology, Inc. | Methods for integrated circuit fabrication with protective coating for planarization |
| US9099314B2 (en) | 2005-09-01 | 2015-08-04 | Micron Technology, Inc. | Pitch multiplication spacers and methods of forming the same |
| US8601410B2 (en) | 2005-09-01 | 2013-12-03 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US9003651B2 (en) | 2005-09-01 | 2015-04-14 | Micron Technology, Inc. | Methods for integrated circuit fabrication with protective coating for planarization |
| US9082829B2 (en) | 2005-09-01 | 2015-07-14 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US8266558B2 (en) | 2005-09-01 | 2012-09-11 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US8772840B2 (en) | 2006-03-02 | 2014-07-08 | Micron Technology, Inc. | Memory device comprising an array portion and a logic portion |
| US8207583B2 (en) | 2006-03-02 | 2012-06-26 | Micron Technology, Inc. | Memory device comprising an array portion and a logic portion |
| US7727899B2 (en) | 2006-04-06 | 2010-06-01 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device and semiconductor storage device including fine contact holes |
| US9184159B2 (en) | 2006-04-07 | 2015-11-10 | Micron Technology, Inc. | Simplified pitch doubling process flow |
| US9553082B2 (en) | 2006-04-25 | 2017-01-24 | Micron Technology, Inc. | Process for improving critical dimension uniformity of integrated circuit arrays |
| US8334211B2 (en) | 2006-04-25 | 2012-12-18 | Micron Technology, Inc. | Process for improving critical dimension uniformity of integrated circuit arrays |
| US8889020B2 (en) | 2006-04-25 | 2014-11-18 | Micron Technology, Inc. | Process for improving critical dimension uniformity of integrated circuit arrays |
| US8663532B2 (en) | 2006-06-01 | 2014-03-04 | Micron Technology, Inc. | Masking techniques and contact imprint reticles for dense semiconductor fabrication |
| US8449805B2 (en) | 2006-06-01 | 2013-05-28 | Micron Technology, Inc. | Masking techniques and contact imprint reticles for dense semiconductor fabrication |
| US8592940B2 (en) | 2006-06-02 | 2013-11-26 | Micron Technology, Inc. | Topography based patterning |
| US8883644B2 (en) | 2006-08-30 | 2014-11-11 | Micron Technology, Inc. | Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures |
| US9478497B2 (en) | 2006-08-30 | 2016-10-25 | Micron Technology, Inc. | Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures |
| US8557704B2 (en) | 2006-08-30 | 2013-10-15 | Micron Technology, Inc. | Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures |
| US9035416B2 (en) | 2006-09-14 | 2015-05-19 | Micron Technology, Inc. | Efficient pitch multiplication process |
| US8450829B2 (en) | 2006-09-14 | 2013-05-28 | Micron Technology, Inc. | Efficient pitch multiplication process |
| US10515801B2 (en) | 2007-06-04 | 2019-12-24 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| US8563229B2 (en) | 2007-07-31 | 2013-10-22 | Micron Technology, Inc. | Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures |
| US9412591B2 (en) | 2007-07-31 | 2016-08-09 | Micron Technology, Inc. | Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures |
| US8482041B2 (en) | 2007-10-29 | 2013-07-09 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor structure and method of fabricating the semiconductor structure |
| JP5204121B2 (ja) * | 2007-10-29 | 2013-06-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体構造及び当該半導体構造の製造方法 |
| US8871648B2 (en) | 2007-12-06 | 2014-10-28 | Micron Technology, Inc. | Method for forming high density patterns |
| US8932960B2 (en) | 2007-12-18 | 2015-01-13 | Micron Technology, Inc. | Methods for isolating portions of a loop of pitch-multiplied material and related structures |
| US8390034B2 (en) | 2007-12-18 | 2013-03-05 | Micron Technology, Inc. | Methods for isolating portions of a loop of pitch-multiplied material and related structures |
| US9941155B2 (en) | 2007-12-18 | 2018-04-10 | Micron Technology, Inc. | Methods for isolating portions of a loop of pitch-multiplied material and related structures |
| US10497611B2 (en) | 2007-12-18 | 2019-12-03 | Micron Technology, Inc. | Methods for isolating portions of a loop of pitch-multiplied material and related structures |
| US9666695B2 (en) | 2007-12-18 | 2017-05-30 | Micron Technology, Inc. | Methods for isolating portions of a loop of pitch-multiplied material and related structures |
| JP2009170453A (ja) * | 2008-01-10 | 2009-07-30 | Toshiba Corp | パターン形成方法 |
| US8598650B2 (en) | 2008-01-29 | 2013-12-03 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
| US9048194B2 (en) | 2008-03-21 | 2015-06-02 | Micron Technology, Inc. | Method for selectively modifying spacing between pitch multiplied structures |
| US8507384B2 (en) | 2008-03-21 | 2013-08-13 | Micron Technology, Inc. | Method for selectively modifying spacing between pitch multiplied structures |
| US8928111B2 (en) | 2008-07-03 | 2015-01-06 | Micron Technology, Inc. | Transistor with high breakdown voltage having separated drain extensions |
| JP2010050384A (ja) * | 2008-08-25 | 2010-03-04 | Elpida Memory Inc | 半導体装置の製造方法 |
| US8492282B2 (en) | 2008-11-24 | 2013-07-23 | Micron Technology, Inc. | Methods of forming a masking pattern for integrated circuits |
| US8871646B2 (en) | 2008-11-24 | 2014-10-28 | Micron Technology, Inc. | Methods of forming a masking pattern for integrated circuits |
| US8497548B2 (en) | 2009-04-28 | 2013-07-30 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device including a MOS transistor and production method therefor |
| US8647947B2 (en) | 2009-04-28 | 2014-02-11 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device including a MOS transistor and production method therefor |
| US8610202B2 (en) | 2009-10-01 | 2013-12-17 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device having a surrounding gate |
| US8575662B2 (en) | 2010-03-08 | 2013-11-05 | Unisantis Electronics Singapore Pte Ltd. | Solid state imaging device having high pixel density |
| US8487357B2 (en) | 2010-03-12 | 2013-07-16 | Unisantis Electronics Singapore Pte Ltd. | Solid state imaging device having high sensitivity and high pixel density |
| US8486785B2 (en) | 2010-06-09 | 2013-07-16 | Unisantis Electronics Singapore Pte Ltd. | Surround gate CMOS semiconductor device |
| US8609494B2 (en) | 2010-06-09 | 2013-12-17 | Unisantis Electronics Singapore Pte Ltd. | Surround gate CMOS semiconductor device |
| US9153697B2 (en) | 2010-06-15 | 2015-10-06 | Unisantis Electronics Singapore Pte Ltd. | Surrounding gate transistor (SGT) structure |
| KR101116730B1 (ko) | 2010-10-11 | 2012-03-13 | 주식회사 하이닉스반도체 | 필라패턴 형성방법 |
| US8564034B2 (en) | 2011-09-08 | 2013-10-22 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
| US8669601B2 (en) | 2011-09-15 | 2014-03-11 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor |
| US9478545B2 (en) | 2011-12-19 | 2016-10-25 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| US9362353B2 (en) | 2011-12-19 | 2016-06-07 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
| US9035384B2 (en) | 2011-12-19 | 2015-05-19 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
| US8916478B2 (en) | 2011-12-19 | 2014-12-23 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| US9245889B2 (en) | 2011-12-19 | 2016-01-26 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| US9806163B2 (en) | 2011-12-19 | 2017-10-31 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device having an nMOS SGT and a pMOS SGT |
| US9748244B2 (en) | 2011-12-19 | 2017-08-29 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| US8748938B2 (en) | 2012-02-20 | 2014-06-10 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
| WO2014115641A1 (ja) * | 2013-01-24 | 2014-07-31 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置の製造方法 |
| US9324573B2 (en) | 2013-01-24 | 2016-04-26 | Ps5 Luxco S.A.R.L. | Method for manufacturing semiconductor device |
| WO2017111923A1 (en) * | 2015-12-21 | 2017-06-29 | Intel Corporation | Approaches for measuring overlay, dose or focus on pre-patterned hardmask structures using scanning electron microscopy (sem) |
| WO2017111924A1 (en) * | 2015-12-21 | 2017-06-29 | Intel Corporation | Grating based plugs and cuts for feature end formation for back end of line (beol) interconnects and structures resulting therefrom |
| US10770291B2 (en) | 2015-12-21 | 2020-09-08 | Intel Corporation | Methods and masks for line end formation for back end of line (BEOL) interconnects and structures resulting therefrom |
| WO2023197478A1 (zh) * | 2022-04-13 | 2023-10-19 | 长鑫存储技术有限公司 | 一种半导体结构的制作方法及其结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000357736A (ja) | 半導体装置及びその製造方法 | |
| KR940010315B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| JPH0795543B2 (ja) | エツチング方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPH01128522A (ja) | レジストパターンの形成方法 | |
| JPH0630352B2 (ja) | パタ−ン化層形成法 | |
| KR0185785B1 (ko) | 위상반전 마스크의 제조방법 | |
| JPH0237707A (ja) | 半導体装置の製造方法 | |
| JPH0327521A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| KR20010056936A (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| KR0138963B1 (ko) | 금속배선 형성방법 | |
| JPH03108359A (ja) | 配線構造及びその形成方法 | |
| JPS6350039A (ja) | 半導体装置の製造方法 | |
| JP2809274B2 (ja) | 半導体装置の製造方法 | |
| KR100995140B1 (ko) | 포토 마스크 제조 방법 | |
| JPS61184831A (ja) | 半導体装置の製造方法 | |
| JPS60167350A (ja) | 半導体装置の製造方法 | |
| JPH0527969B2 (ja) | ||
| JPS63204730A (ja) | 微細パタ−ン形成法 | |
| JPH01225337A (ja) | 半導体装置の製造方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPH06177068A (ja) | パターン形成方法、及び半導体装置の製造方法 | |
| JPH02134819A (ja) | 半導体装置の製造方法 | |
| JPS61107747A (ja) | 半導体装置の製造方法 | |
| JPH03127827A (ja) | 半導体装置の製造法 |