JP2009170453A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2009170453A
JP2009170453A JP2008003450A JP2008003450A JP2009170453A JP 2009170453 A JP2009170453 A JP 2009170453A JP 2008003450 A JP2008003450 A JP 2008003450A JP 2008003450 A JP2008003450 A JP 2008003450A JP 2009170453 A JP2009170453 A JP 2009170453A
Authority
JP
Japan
Prior art keywords
pattern
film
inorganic
etching
etching mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008003450A
Other languages
English (en)
Other versions
JP2009170453A5 (ja
JP4909912B2 (ja
Inventor
Seiji Kajiwara
誠二 梶原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008003450A priority Critical patent/JP4909912B2/ja
Priority to US12/350,747 priority patent/US20090179004A1/en
Publication of JP2009170453A publication Critical patent/JP2009170453A/ja
Publication of JP2009170453A5 publication Critical patent/JP2009170453A5/ja
Application granted granted Critical
Publication of JP4909912B2 publication Critical patent/JP4909912B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Abstract

【課題】微小パターン形成後にマスクを剥離することのできるパターン形成方法を提供する。
【解決手段】本発明の実施の形態によるパターン形成方法は、被処理体上に、第1のC含有膜と、並列配置された所定の方向に長手方向を有する第1の無機層のパターンと、を積層する工程と、前記第1のC含有膜および前記第1の無機層のパターン上に、第2のC含有膜と、少なくとも一部が並列配置されて前記第1の無機層のパターンと交差する第2の無機層のパターンと、を積層する工程と、前記第1および第2のC含有膜の、前記第1および第2の無機層のパターンの少なくとも一方の略直下以外に位置する領域をエッチングにより除去し、前記第1および第2の無機層のパターンならびにエッチング加工された前記第1および第2のC含有膜を含むエッチングマスクを形成する工程と、前記エッチングマスクを用いて前記被処理体にエッチングを施し、前記被処理体のパターンを形成する工程と、を含む。
【選択図】図2C

Description

本発明は、パターン形成方法に関する。
従来のフォトリソグラフィ法によるパターン形成方法として、エッチング加工の対称となる被処理体上に、並列配置された複数の直線状の部材からなる第1のマスク層と、被処理体および第1のマスク層上に、第1のマスク層に直交する方向に並列配置された複数の直線状の部材からなる第2のマスク層と、を形成し、第1および第2のマスク層をマスクとして用いて被処理体にエッチングを施すことにより、被処理体に微小な矩形パターンを形成する方法が知られている(例えば、特許文献1、2参照)。
しかし、これらの方法によると、マスクが主に無機材料から構成されているため、被処理体上から完全に除去することが困難であり、パターン形成後の工程に悪影響を及ぼすおそれがある。具体的には、例えば、マスクが被処理体上に残ることにより、凹部のアスペクト比が上昇して上層の部材が形成し難くなる等の問題が生じるおそれがある。
特開2000−357736号公報 特開2003−188252号公報
本発明の目的は、微小パターン形成後にマスクを剥離することのできるパターン形成方法を提供することにある。
本発明の一態様は、被処理体上に、第1のC含有膜と、並列配置された所定の方向に長手方向を有する第1の無機層のパターンと、を積層する工程と、前記第1のC含有膜および前記第1の無機層のパターン上に、第2のC含有膜と、少なくとも一部が並列配置されて前記第1の無機層のパターンと交差する第2の無機層のパターンと、を積層する工程と、前記第1および第2のC含有膜の、前記第1および第2の無機層のパターンの少なくとも一方の略直下以外に位置する領域をエッチングにより除去し、前記第1および第2の無機層のパターンならびにエッチング加工された前記第1および第2のC含有膜を含むエッチングマスクを形成する工程と、前記エッチングマスクを用いて前記被処理体にエッチングを施し、前記被処理体のパターンを形成する工程と、を含むことを特徴とするパターン形成方法を提供する。
また、本発明の他の態様は、被処理体上に、C含有膜と、並列配置された所定の方向に長手方向を有する無機膜パターンと、を積層する工程と、前記C含有膜の、前記無機膜パターンの略直下以外に位置する領域をエッチングし、溝を形成する工程と、前記溝内および前記無機膜パターン上に、無機膜を形成する工程と、前記無機膜上に、少なくとも一部が並列配置されて前記無機膜パターンと交差するレジストのパターンを形成する工程と、前記無機膜パターンの前記レジストのパターンの略直下以外に位置する部分、および前記無機膜の前記レジストのパターンの略直下以外に位置する部分の前記溝の外に位置する部分をエッチングにより除去する工程と、前記C含有膜の、エッチング加工された前記無機膜パターンおよび前記無機膜の少なくとも一方の略直下以外に位置する領域をエッチングにより除去し、前記無機膜パターン、前記無機膜およびエッチング加工された前記C含有膜を含むエッチングマスクを形成する工程と、前記エッチングマスクを用いて前記被処理体にエッチングを施し、前記被処理体のパターンを形成する工程と、を含むことを特徴とするパターン形成方法を提供する。
本発明によれば、微小パターン形成後にマスクを剥離することのできるパターン形成方法を提供することができる。
〔第1の実施の形態〕
(エッチングマスクの構成)
図1(a)、(b)は、本発明の第1の実施の形態に係るエッチングマスクの斜視図および上面図である。
エッチングマスク1は、エッチングマスク1のパターンを転写する被処理体2上に形成される。また、エッチングマスク1は、長手方向が所定の第1の方向D1である並列配置された複数の板状部材からなり、並列した第1の方向D1の直線状の第1のパターンを有する第1のパターン部10と、長手方向が第1の方向D1と異なる方向(例えば直交する方向)である第2の方向D2に並列配置された複数の板状部材からなり、並列した第2の方向D2の直線状の第2のパターンを有する第2のパターン部20と、を有する。
すなわち、エッチングマスク1は、交差する第1のパターン部10の第1のパターンと、第2のパターン部20の第2のパターンからなるクロスパターンを有する。
第1のパターン部10は、被処理体上に位置する第1のC含有層11と、第1のC含有層11上に位置する第1の無機層12を有する。
第2のパターン部20は、被処理体2上に位置する第2のC含有層21aと、第2のC含有層21a上に位置する第2のC含有層21bと、第2のC含有層21b上に位置する第2の無機層22を有する。
第1のパターン部10の第1のC含有層11と、第2のパターン部20の第2のC含有層21aは、カーボン膜、レジスト膜等のCを含有する材料からなり、一体に形成される。また、第2のパターン部20の第2のC含有層21bは、カーボン膜、レジスト膜等のCを含有する材料からなり、第1のC含有層11および第2のC含有層21aと同一の材料からなることが好ましい。
第1の無機層12および第2の無機層22は、SiO、SiN、アモルファスSi等の無機材料からなる。
エッチングマスク1は、第1のパターン部10と第2のパターン部20を組み合わせることにより形成される複数の開口部3を有する。開口部3の面積、縦横比等は、第1のパターン部10と第2のパターン部20の幅、ピッチ(配置間隔)を変えることにより調節することができる。また、第1のパターン部10の第1のパターンと第2のパターン部20の第2のパターンが直線状ではなく、開口部3が矩形以外の形状、例えば、各辺が曲線で構成される形状であってもよい。
被処理体2は、例えば、半導体装置の層間絶縁膜であり、エッチングマスク1を用いてエッチング加工することにより、コンタクトホールやビアホールとなるパターンを形成することができる。
以下に、本実施の形態に係るエッチングマスク1の製造方法の一例を示す。
(パターン形成方法)
図2A(a)〜(d)、図2B(e)〜(g)、図2C(h)〜(k)は、本発明の第1の実施の形態に係るエッチングマスクの製造方法を示す斜視図である。
まず、図2A(a)に示すように、被処理体2上に第1のC含有膜30、および第1の無機膜31を積層し、その上に第1のパターンを有する第1のレジスト32を形成する。
ここで、第1のC含有膜30は、後の工程において第1のパターン部10の第1のC含有層11、および第2のパターン部20の第2のC含有層21aに加工される膜であり、例えば、CVD(Chemical Vapor Deposition)法により、厚さが300nmになるように形成される。また、第1の無機膜31は、第1のパターン部10の第1の無機層12に加工される膜であり、例えば、SOG(Spin on glass)法により、厚さが50nmになるように形成される。また、第1のレジスト32は、フォトリソグラフィ法等によりパターニングされ、例えば、100nmの厚さを有する。
次に、図2A(b)に示すように、第1のレジスト32をマスクとして第1の無機膜31にRIE(Reactive Ion Etching)等を施し、第1の無機膜31に第1のレジスト32の第1のパターンを転写して第1の無機層12に加工する。ここで、第1の無機膜31がSiO膜である場合は、例えば、CHFとOの混合ガスをエッチングガスとして用い、流量をCHF/O=100/10sccmとする。
次に、図2A(c)に示すように、第1のレジスト32をRIE等により除去する。このとき、第1のC含有膜30の表面の露出部分が削れてもよい。ここで、第1のレジスト32のエッチングガスとして、例えば、OとNの混合ガスを用い、流量をO/N=100/50sccmとする。なお、第1のレジスト32の除去は行わなくてもよいが、第1のレジスト32を除去して第1の無機層12間の溝のアスペクト比を小さくすることにより、後の工程における第2のC含有膜33の埋め込みを容易にすることができる。
次に、図2A(d)に示すように、第1のC含有膜30および第1の無機層12上に第2のC含有膜33を形成する。ここで、第2のC含有膜33は、後の工程において第2のパターン部20の第2のC含有層21bに加工される膜であり、例えば、CVD法等により、第1の無機層12の上面からの厚さが100nmになるように形成される。また、第1の無機層12間の溝内に形成された第2のC含有膜33は、後の工程において除去されるため、第2のC含有膜33はこの溝内に完全に埋め込まれなくてもよく、例えば、ボイドが含まれていてもよい。
次に、図2B(e)に示すように、第2のC含有膜33上に第2の無機膜34を形成する。ここで、第2の無機膜34は、後の工程において第2のパターン部20の第2の無機層22に加工される膜であり、例えば、SOG法等により、厚さが50nmになるように形成される。また、第2の無機膜34を形成することにより、第2のC含有膜33による凹凸を緩和し、後の工程において、より平坦な面に第2のレジスト35を形成することができる。
次に、図2B(f)に示すように、第2の無機膜34上に第2のパターンを有する第2のレジスト35を形成する。ここで、第2のレジスト35は、フォトリソグラフィ法等によりパターニングされ、例えば、100nmの厚さを有する。
次に、図2B(g)に示すように、第2のレジスト35をマスクとして第2の無機膜34にRIE等を施し、第2の無機膜34に第2のレジスト35の第2のパターンを転写して第2の無機層22に加工する。ここで、第2の無機膜34がSiO膜である場合は、例えば、CHFとOの混合ガスをエッチングガスとして用い、流量をCHF/O=100/10sccmとする。
次に、図2C(h)に示すように、第2のレジスト35および第2の無機層22をマスクとして第2のC含有膜33にRIE等を施し、第2のパターンを転写する。ここで、第2のパターンは、第1のパターンと少なくとも一部が交差する。なお、図中に示すように、第2のレジスト35は、この工程中に除去されてもよい。
さらに、図2C(i)に示すように、エッチングを続行し、第2のC含有膜33を第2のC含有層21bに、第1のC含有膜30を第1のC含有層11および第2のC含有層21aに加工する。このとき、第1の無機層12もマスクとして働き、第1のC含有膜30には、第1の無機層12および第2の無機層22の第1および第2のパターンが転写される。
ここで、図2C(h)、(i)に示した工程における第2のC含有膜33および第1のC含有膜30のエッチングガスとして、例えば、OとNの混合ガスを用い、流量をO/N=100/50sccmとする。
以上の工程を経ることにより、図1(a)、(b)に示したエッチングマスク1を得る。
次に、図2C(j)に示すように、エッチングマスク1をマスクとして被処理体2にエッチングを施し、エッチングマスク1の第1および第2のパターンからなるクロスパターンを被処理体2に転写する。
次に、図2C(k)に示すように、第1のC含有層11および第2のC含有層21a、21bにエッチングを施し、エッチングマスク1を被処理体2から剥離する。ここで、エッチャントとしてOガス等のO含有ガスを用いることができる。
(第1の実施の形態の効果)
本発明の第1の実施の形態に係るエッチングマスク1によれば、第1のパターンを有する第1のパターン部10と、第2のパターンを有する第2のパターン部20を組み合わせることにより、1枚構成のエッチングマスクでは形状制御が困難な、微小寸法の開口部3を形成することができる。
さらに、被処理体2の直上に位置する部分が、Cを含有する材料である第1のC含有層11および第2のC含有層21aにより構成されているため、Oガス等を用いて被処理体2から容易に剥離することができ、後の工程に及ぼす悪影響を減らすことができる。
なお、エッチングマスク1は、図1(a)、(b)に示した形状に限られず、上記製造方法により、異なる形状に形成することができる。図3(a)、(b)は、エッチングマスク1の変形例を示した上面図である。図3(a)に示すように、第1のパターン部10や第2のパターン部20の形状、配置等を変えてマスクパターンを変更することができる。また、図3(b)に示すように、エッチングマスク1は、第1のパターン部10と第2のパターン部20を組み合わせることにより形成される、例えばコンタクトプラグやビアプラグ用の微細な開口部3aを有する微細領域1aの他に、位置合わせマークやダミーパターン等を形成するための微細でない開口部3bを有する非微細領域1bを併せて有してもよい。なお、図1(a)、(b)に示したエッチングマスク1の領域は、図3(b)に示した微細領域1aに対応する。
〔第2の実施の形態〕
本発明の第2の実施の形態は、エッチングマスク1の構成および製造方法において第1の実施の形態と異なる。
(エッチングマスクの構成)
図4(a)、(b)は、本発明の第2の実施の形態に係るマスクパターンの斜視図および上面図である。
エッチングマスク1は、エッチングマスク1のパターンを転写する被処理体2上に形成される。また、エッチングマスク1は、長手方向が所定の第1の方向D1である並列配置された複数の板状部材からなり、並列した第1の方向D1の直線状の第1のパターンを有する第1のパターン部10と、長手方向が第1の方向D1と異なる方向(例えば直交する方向)である第2の方向D2に並列配置された複数の板状部材からなり、並列した第2の方向D2の直線状の第2のパターンを有する第2のパターン部20と、を有する。
すなわち、エッチングマスク1は、交差する第1のパターン部10の第1のパターンと、第2のパターン部20の第2のパターンからなるクロスパターンを有する。
第1のパターン部10は、被処理体2上に位置する第1のC含有層13と、第1のC含有層13上に位置する第1の無機層14を有する。
第2のパターン部20は、被処理体2上に位置する第2のC含有層23と、第2のC含有層23上に位置する第2の無機層24a、24bを有する。
第1のパターン部10の第1のC含有層13と、第2のパターン部20の第2のC含有層23は、カーボン膜、レジスト膜等のCを含有する材料からなり、一体に形成される。
第1のパターン部10の第1の無機層14と、第2のパターン部20の第2の無機層24bは、SiO、SOG等の無機材料からなり、一体に形成される。また、第2のパターン部20の第2の無機層24aは、SiO、SiN、アモルファスSi等の無機材料からなり、第1の無機層14および第2の無機層24bと同一の材料からなることが好ましい。
エッチングマスク1は、第1のパターン部10と第2のパターン部20を組み合わせることにより形成される複数の開口部3を有する。開口部3の面積、縦横比等は、第1のパターン部10と第2のパターン部20の幅、ピッチ(配置間隔)を変えることにより調節することができる。また、開口部3は矩形ではなく、各辺が曲線で構成される形状であってもよい。
以下に、本実施の形態に係るエッチングマスク1の製造方法の一例を示す。なお、第1の実施の形態と同様の点については、説明を省略する。
(パターン形成方法)
図5A(a)〜(d)、図5B(e)〜(h)は、本発明の第2の実施の形態に係るエッチングマスクの製造方法を示す斜視図である。
まず、図5A(a)に示すように、図2A(b)に示した第1の無機膜に第1のパターンを転写する工程までを第1の実施の形態と同様に行う。ただし、本実施の形態においては、得られた第1の無機膜パターン31’は、後の工程において第2のパターン部20の第2の無機層24aに加工されるものであり、図2A(b)に示される第1の無機層12とは異なり第1のパターン部10の構成要素にはならない。
次に、図5A(b)に示すように、第1のレジスト32をRIE等により除去する。このとき、同時に、第1のC含有膜30の表面の露出部分を所定の深さまで削り、溝30aを形成する。この第1のC含有膜30に形成された溝30aの深さは、後の工程で形成される第1のパターン部10の第1の無機層14の厚さを決定するものであり、例えば、100nmとする。ここで、第1のレジスト32のエッチングガスとして、例えば、OとNの混合ガスを用い、流量をO/N=100/50sccmとする。また、第1のレジスト32を除去することにより、第1の無機膜パターン31’間の溝のアスペクト比(深さ/幅)を小さくして、後の工程における第2のC含有膜33の埋め込みを容易にすることができる。
次に、図5A(c)に示すように、第1のC含有膜30および第1の無機膜パターン31’上に第2の無機膜36を形成する。ここで、第2の無機膜36は、後の工程において第1のパターン部10の第1の無機層14、および第2のパターン部20の第2の無機層24bに加工される膜であり、例えば、SOG法等により、第1の無機膜パターン31’の上面からの厚さが50nmになるように形成される。また、第2の無機膜36は、後の工程において第1の無機膜パターン31’とともにエッチング加工されるものであるため、第1の無機膜パターン31’と同一の材料からなることが好ましい。
次に、図5A(d)に示すように、第2の無機膜36上に反射防止膜37を形成し、その上に第2のパターンを有する第2のレジスト38を形成する。ここで、反射防止膜37は、例えば、厚さが60nmになるように形成される。また、反射防止膜37を形成することにより、第2の無機膜36による凹凸を緩和し、より平坦な面に第2のレジスト38を形成することができる。また、第2のレジスト38は、フォトリソグラフィ法等によりパターニングされ、例えば、100nmの厚さを有する。
次に、図5B(e)に示すように、第2のレジスト38のパターンをマスクとして、反射防止膜37、第1の無機膜パターン31’、および第2の無機膜36にRIE等を施し、第2のレジスト38の第2のパターンを転写して、第1の無機膜パターン31’を第2の無機層24aに、第2の無機膜36を第2の無機層24bに加工する。ここで、第1の無機膜パターン31’の第2のレジスト38にマスクされていない(第2のレジスト38のパターンの略直下以外に位置する)部分はほぼ完全に除去され、第2の無機膜36の第2のレジスト38にマスクされていない(第2のレジスト38のパターンの略直下以外に位置する)部分は、溝30a内に残るように、少なくとも溝30aの外に位置する部分が除去される。特に、第1の無機膜パターン31’と第1のC含有膜30の境界の深さまでエッチングを行うことが好ましい。また、第1の無機膜パターン31’、および第2の無機膜36がSiO膜である場合は、例えば、CHFとOの混合ガスをエッチングガスとして用い、流量をCHF/O=100/10sccmとする。
次に、図5B(f)に示すように、第2のレジスト38のパターン、第2の無機層24bおよび第1の無機層14をマスクとして第1のC含有膜30にRIE等を施し、第1のC含有膜30に第1および第2のパターンを転写して第1のC含有層13および第2のC含有層23に加工する。なお、図中に示すように、第2のレジスト38および反射防止膜37は、この工程中に除去されてもよい。ここで、第1のC含有膜30のエッチングガスとして、例えば、OとNの混合ガスを用い、流量をO/N=100/50sccmとする。
以上の工程を経ることにより、図4(a)、(b)に示したエッチングマスク1を得る。
次に、図5B(g)に示すように、エッチングマスク1をマスクとして被処理体2にエッチングを施し、エッチングマスク1のパターンを被処理体2に転写する。
次に、図5B(h)に示すように、第1のC含有層13および第2のC含有層23にエッチングを施し、エッチングマスク1を被処理体2から剥離する。ここで、エッチャントとしてOガス等のO含有ガスを用いることができる。
(第2の実施の形態の効果)
本発明の第2の実施の形態に係るエッチングマスク1によれば、材料としてC含有膜を1層(第1のC含有膜30のみ)用いるだけでよいため、第1の実施の形態と比較して工程を減らすことができる。
また、第1の実施の形態と異なり、2つの無機膜(第1の無機膜パターン31’および第2の無機膜36)が互いに接する連続した膜として形成されるため、加工および除去(フォトリソグラフィの後に第2のパターンの作り直しを行う場合等)を同一工程で連続して行うことができ、第1の実施の形態と比較して工程を減らすことができる。
なお、エッチングマスク1は、図4(a)、(b)に示した形状に限られず、上記製造方法により、異なる形状に形成することができる。図6(a)、(b)は、エッチングマスク1の変形例を示した上面図である。図6(a)に示すように、第1のパターン部10や第2のパターン部20の形状、配置等を変えてマスクパターンを変更することができる。また、図6(b)に示すように、エッチングマスク1は、第1のパターン部10と第2のパターン部20を組み合わせることにより形成される微細な開口部3aを有する微細領域1aの他に、位置合わせマークやダミーパターン等を形成するための微細でない開口部3bを有する非微細領域1bを併せて有してもよい。なお、図4(a)、(b)に示したエッチングマスク1の領域は、図6(b)に示した微細領域1aに対応する。
図7(a)〜(d)は、図6(b)に示した、微細領域1aおよび非微細領域1bを有するエッチングマスク1の製造方法を示す斜視図である。なお、図7(a)〜(d)は、図6に示した切断線VII−VIIにおける切断面を図中の矢印の方向に見た断面を示す。
図7(a)は、図5A(d)に対応し、第2のレジスト38のパターンを形成した状態を示す。
図7(b)は、図5B(e)に対応し、微細領域1aにおいて第1の無機膜パターン31’を第2の無機層24aに、第2の無機膜36を第2の無機層24bに加工した状態を示す。この工程において、非微細領域1bの第2のレジスト38にマスクされていない領域の2つの無機膜(第1の無機膜パターン31’および第2の無機膜36)を連続して除去することができる。そのため、第1のレジスト32を用いて非微細領域1bの無機膜にパターニングを施す必要がない。
また、これにより、第1のパターン部10と第2のパターン部20のパターン密度を異ならせる場合、第2のパターン部20の密度を第1のパターン部10の密度よりも粗くすることにより、第2のレジスト38の微細領域1aにおけるパターン密度と非微細領域1bにおけるパターン密度を近づけ、開口部3bのマージンを大きくとることができる。
なお、第1の実施の形態におけるエッチングマスク1が図3(b)に示すように微細領域1aおよび非微細領域1bを有する場合は、2つの無機膜(第1の無機膜31および第2の無機膜36)が他の膜(第2のC含有膜33)を挟んで形成されるため、これらを一工程で連続してパターニングすることができず、それぞれ別工程で別のレジスト(第1のレジスト32および第2のレジスト35)を用いてパターニングする必要がある。
図7(c)は、図5B(f)に対応し、微細領域1aにおいて第1のC含有膜30を第1のC含有層13および第2のC含有層23に加工した状態を示す。この工程において、非微細領域1bの第1のC含有膜30がパターニングされ、開口部3bが形成される。
図7(d)は、図5B(h)に対応し、エッチングマスク1をマスクとして被処理体2にエッチングを施し、エッチングマスク1のパターンを被処理体2に転写した後、エッチングマスク1を被処理体2から剥離した状態を示す。
〔他の実施の形態〕
なお、本発明は上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
(a)、(b)は、本発明の第1の実施の形態に係るマスクパターンの斜視図および上面図である。 (a)〜(d)は、本発明の第1の実施の形態に係るエッチングマスクの製造方法を示す斜視図である。 (e)〜(g)は、本発明の第1の実施の形態に係るエッチングマスクの製造方法を示す斜視図である。 (h)〜(k)は、本発明の第1の実施の形態に係るエッチングマスクの製造方法を示す斜視図である。 (a)、(b)は、本発明の第1の実施の形態に係るエッチングマスクの変形例を示した上面図である。 (a)、(b)は、本発明の第2の実施の形態に係るマスクパターンの斜視図および上面図である。 (a)〜(d)は、本発明の第2の実施の形態に係るエッチングマスクの製造方法を示す斜視図である。 (e)〜(h)は、本発明の第2の実施の形態に係るエッチングマスクの製造方法を示す斜視図である。 (a)、(b)は、本発明の第2の実施の形態に係るエッチングマスクの変形例を示した上面図である。 (a)〜(d)は、図6(b)に示したエッチングマスクの製造方法を示す斜視図である。
符号の説明
1 エッチングマスク。2 被処理体。10 第1のパターン部。11、13 第1のC含有層。12、14 第1の無機層。20 第2のパターン部。21a、21b、23 第2のC含有層。22、24a、24b 第2の無機層。30 第1のC含有膜。31 第1の無機膜。31’ 第1の無機膜パターン。33 第2のC含有膜。34、36 第2の無機膜。35 第2のレジスト。

Claims (5)

  1. 被処理体上に、第1のC含有膜と、並列配置された所定の方向に長手方向を有する第1の無機層のパターンと、を積層する工程と、
    前記第1のC含有膜および前記第1の無機層のパターン上に、第2のC含有膜と、少なくとも一部が並列配置されて前記第1の無機層のパターンと交差する第2の無機層のパターンと、を積層する工程と、
    前記第1および第2のC含有膜の、前記第1および第2の無機層のパターンの少なくとも一方の略直下以外に位置する領域をエッチングにより除去し、前記第1および第2の無機層のパターンならびにエッチング加工された前記第1および第2のC含有膜を含むエッチングマスクを形成する工程と、
    前記エッチングマスクを用いて前記被処理体にエッチングを施し、前記被処理体のパターンを形成する工程と、
    を含むことを特徴とするパターン形成方法。
  2. 前記第1および第2のC含有膜にO含有ガスを用いたエッチングを施し、前記エッチングマスクをエッチング加工した前記被処理体上から剥離する工程を含むことを特徴とする請求項1に記載のパターン形成方法。
  3. 被処理体上に、C含有膜と、並列配置された所定の方向に長手方向を有する無機膜パターンと、を積層する工程と、
    前記C含有膜の、前記無機膜パターンの略直下以外に位置する領域をエッチングし、溝を形成する工程と、
    前記溝内および前記無機膜パターン上に、無機膜を形成する工程と、
    前記無機膜上に、少なくとも一部が並列配置されて前記無機膜パターンと交差するレジストのパターンを形成する工程と、
    前記無機膜パターンの前記レジストのパターンの略直下以外に位置する部分、および前記無機膜の前記レジストのパターンの略直下以外に位置する部分の前記溝の外に位置する部分をエッチングにより除去する工程と、
    前記C含有膜の、エッチング加工された前記無機膜パターンおよび前記無機膜の少なくとも一方の略直下以外に位置する領域をエッチングにより除去し、前記無機膜パターン、前記無機膜およびエッチング加工された前記C含有膜を含むエッチングマスクを形成する工程と、
    前記エッチングマスクを用いて前記被処理体にエッチングを施し、前記被処理体のパターンを形成する工程と、
    を含むことを特徴とするパターン形成方法。
  4. 前記C含有膜にO含有ガスを用いたエッチングを施し、前記エッチングマスクをエッチング加工した前記被処理体上から剥離する工程を含むことを特徴とする請求項3に記載のパターン形成方法。
  5. 前記無機膜パターンと前記無機膜は、同一の材料からなることを特徴とする請求項3に記載のパターン形成方法。
JP2008003450A 2008-01-10 2008-01-10 パターン形成方法 Expired - Fee Related JP4909912B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008003450A JP4909912B2 (ja) 2008-01-10 2008-01-10 パターン形成方法
US12/350,747 US20090179004A1 (en) 2008-01-10 2009-01-08 Pattern formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008003450A JP4909912B2 (ja) 2008-01-10 2008-01-10 パターン形成方法

Publications (3)

Publication Number Publication Date
JP2009170453A true JP2009170453A (ja) 2009-07-30
JP2009170453A5 JP2009170453A5 (ja) 2010-04-08
JP4909912B2 JP4909912B2 (ja) 2012-04-04

Family

ID=40849754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008003450A Expired - Fee Related JP4909912B2 (ja) 2008-01-10 2008-01-10 パターン形成方法

Country Status (2)

Country Link
US (1) US20090179004A1 (ja)
JP (1) JP4909912B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050384A (ja) * 2008-08-25 2010-03-04 Elpida Memory Inc 半導体装置の製造方法
WO2014115641A1 (ja) * 2013-01-24 2014-07-31 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法
WO2014148423A1 (ja) * 2013-03-21 2014-09-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825801B1 (ko) * 2007-02-13 2008-04-29 삼성전자주식회사 반도체 소자의 제조방법
US8916051B2 (en) 2010-12-23 2014-12-23 United Microelectronics Corp. Method of forming via hole

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115722A (ja) * 1985-03-22 1987-05-27 Nec Corp 微細パタ−ン形成方法
JP2000357736A (ja) * 1999-06-15 2000-12-26 Toshiba Corp 半導体装置及びその製造方法
JP2002305187A (ja) * 2000-12-15 2002-10-18 Toshiba Corp 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959325A (en) * 1997-08-21 1999-09-28 International Business Machines Corporation Method for forming cornered images on a substrate and photomask formed thereby
US6410453B1 (en) * 1999-09-02 2002-06-25 Micron Technology, Inc. Method of processing a substrate
JP2003188252A (ja) * 2001-12-13 2003-07-04 Toshiba Corp 半導体装置及びその製造方法
TWI274377B (en) * 2005-10-11 2007-02-21 Powerchip Semiconductor Corp Method of manufacturing contact hole
KR100801308B1 (ko) * 2005-11-12 2008-02-11 주식회사 하이닉스반도체 고선택비 하드마스크를 이용한 트렌치 형성 방법 및 그를이용한 반도체소자의 소자분리 방법
US7488685B2 (en) * 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
KR100825801B1 (ko) * 2007-02-13 2008-04-29 삼성전자주식회사 반도체 소자의 제조방법
US7867912B2 (en) * 2007-02-20 2011-01-11 Qimonda Ag Methods of manufacturing semiconductor structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115722A (ja) * 1985-03-22 1987-05-27 Nec Corp 微細パタ−ン形成方法
JP2000357736A (ja) * 1999-06-15 2000-12-26 Toshiba Corp 半導体装置及びその製造方法
JP2002305187A (ja) * 2000-12-15 2002-10-18 Toshiba Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050384A (ja) * 2008-08-25 2010-03-04 Elpida Memory Inc 半導体装置の製造方法
WO2014115641A1 (ja) * 2013-01-24 2014-07-31 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法
WO2014148423A1 (ja) * 2013-03-21 2014-09-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20090179004A1 (en) 2009-07-16
JP4909912B2 (ja) 2012-04-04

Similar Documents

Publication Publication Date Title
KR100825801B1 (ko) 반도체 소자의 제조방법
KR102436100B1 (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
TWI719156B (zh) 對襯底進行加工的方法
TWI356447B (en) Method of fabricating pattern in semiconductor dev
KR100934836B1 (ko) 반도체소자의 미세패턴 형성방법
JP4909912B2 (ja) パターン形成方法
JP2009163203A (ja) 半導体素子のパターン形成方法
JP5078058B2 (ja) モールド及びモールドの作製方法
JP2014078713A (ja) ブロック共重合体組織、装置、およびブロック共重合体組織化構造
JP2007300125A (ja) 半導体素子の微細パターンの形成方法
JP5833855B2 (ja) オーバーレイバーニアマスクパターンとその形成方法、並びにオーバーレイバーニアパターンを含む半導体素子とその形成方法
JP2011108812A (ja) 半導体装置の製造方法
WO2014103615A1 (ja) ナノインプリントモールドの製造方法
KR20090049524A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성 방법
TWI362690B (en) Method for forming fine patterns in semiconductor device
US9371427B2 (en) Pattern forming method
JP2008091824A5 (ja)
JP2009212103A (ja) 半導体装置及びその製造方法
JP2007027681A (ja) 半導体素子の製造方法
WO2021208757A1 (zh) 图形片、半导体中间产物及孔刻蚀方法
US7977248B2 (en) Double patterning with single hard mask
JP2007273665A (ja) モールド及びモールドの作製方法
JP2009094379A (ja) 半導体装置の製造方法
JP6136721B2 (ja) パターン形成方法及びインプリントモールドの製造方法
US9348230B2 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100222

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100924

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110629

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120116

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4909912

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees