JP2008546186A - 小さく、スペースの狭い構成物の配列を形成する方法 - Google Patents

小さく、スペースの狭い構成物の配列を形成する方法 Download PDF

Info

Publication number
JP2008546186A
JP2008546186A JP2008513582A JP2008513582A JP2008546186A JP 2008546186 A JP2008546186 A JP 2008546186A JP 2008513582 A JP2008513582 A JP 2008513582A JP 2008513582 A JP2008513582 A JP 2008513582A JP 2008546186 A JP2008546186 A JP 2008546186A
Authority
JP
Japan
Prior art keywords
pattern
layer
pitch
masking
sectional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008513582A
Other languages
English (en)
Other versions
JP5239854B2 (ja
Inventor
アベチェフ，マーザファー
サンデュ，ガーテ
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2008546186A publication Critical patent/JP2008546186A/ja
Application granted granted Critical
Publication of JP5239854B2 publication Critical patent/JP5239854B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

集積回路に用いるための、小さく高密度に間隔をあけた孔もしくは支柱の配列を形成するための方法を開示する。高密度に充填された構成物を形成するために、様々なパターン転写ステップ、および、エッチングステップを、ピッチ減少化技術と組み合わせて用いることができる。一つの層に統合することができる、交差し引き伸ばされた構成物のピッチが減少しているパターンの重ね合わせたものを形成するために、従来のフォトリソグラフィーステップをピッチ減少化技術と組み合わせて用いることができる。
【選択図】図１７Ａ

Description

本発明は、集積回路の製造、コンピュータメモリを製造する技術およびマスキング技術の全般に関する。
〔関連出願の参照〕
本出願は、以下の出願に関連する：U.S. Patent Application No.11/134,982、2005年5月23日出願(Atty. Ref.: MICRON.317A)；U.S. Patent Application No. 10/932,993 (Atty. Ref.: MICRON.293A) 2004 年9月9日出願；U.S. Patent Application No. 10/934,778 (Atty. Ref.: MICRON.294A) 2004 年9月2日出願；U.S.Patent Application No. 10/931,771 (Atty. Ref.: MICRON.295A) 2004 年8月31日出願；U.S. Patent Application No. 10/934,317 (Atty. Ref.: MICRON.296A) 2004 年9月2日出願。また、上記の個々の出願の全体は、参照することにより本出願に含まれ、本明細書の一部を構成する。
〔関連技術についての記述〕
可搬性、演算能力、記憶容量、および、近年の電子工学でのエネルギー効率の改善に対する要求を含む、多くの因子の結果として、集積回路は継続的に小さくされている。この小容量化を容易にするために、集積回路の主要な構成物（constituent features）の大きさを小さくする方法についての研究が続けられている。このような主要な構成物の例には、コンデンサ、電気接点、相互接続線、および、その他の電気デバイスが含まれる。主要な構成物の大きさを小さくする傾向は、例えば、ダイナミック・ランダム・アクセス・メモリ（DRAMs）、スタティック・ランダム・アクセス・メモリ（SRAMs）、強誘電体（FE）メモリ、電気的消去・プログラム可能読取専用メモリ（EEPROMs）、フラッシュメモリ、などのメモリ回路、もしくはメモリデバイスで顕著である。
コンピュータメモリは、一般的に、関連する論理回路とともに複数の配列に配置された何百万ものメモリセルとして知られる個々の集積回路から成る。マルチレベル・セルデバイス（multi-level cell devices）はセルごとに1ビット以上を蓄積できるが、それぞれのメモリセルは、もともと、1ビットの情報を蓄積する。そのもっとも一般的な形態としては、メモリセルは通常、記憶キャパシタ（storage capacitor）とアクセス電界効果トランジスタ（access field effect transistor）の2つの電気デバイスからなる。それぞれのメモリセルは、1ビットのデータ（二進数、binary digit）を記憶できるアドレス可能な場所である。ビットを、トランジスタを通してセルに書き込むことができ、参照電極側からの蓄積電極の電荷検出により読み出すことができる。高密度の構成要素を用いることがプラスとなるコンピュータメモリの一般的なタイプの一つはDRAMである。電気デバイスの構成要素、それらを接続する導電線（conducting line）、および、電気デバイスの構成要素の間に電荷を運ぶ導電性コンタクト（conductive contact）の大きさを小さくすることによって、これらの構成物を含むメモリデバイスの大きさを小さくすることができる。メモリデバイスにより多くのメモリセルを組み込むことにより、記憶容量および回路速度を増加することができる。
継続的に行われる構成物の大きさの小形化に対する需要によって、構成物（the features）を形成するために用いられる技術の需要がかつてないほど高まっている。例えば、フォトリソグラフィーは通常、基板上の構成物のパターニングに用いられる。ピッチの概念はこれらの構成物の大きさを描写するのに用いられる。ピッチとは、二つの隣り合った構成物の同一点の間の距離として定義される。これらの構成物は通常、隣接した構成物との間の間隔で定義され、その間隔は絶縁体などの物質で満たされる。その結果、ピッチは構成物の幅と、構成物を隣接した構成物から分離する間隔の幅との合計としてみることができる。
あるフォトレジスト物質は、ある波長の光に対してのみ反応する。用いることができるある一般的な波長の範囲は、紫外線（UV）の領域に位置する。多くのフォトレジスト物質が特定の波長に選択的に反応するため、フォトリソグラフィー技術には各々の最小ピッチがあり、特定のフォトリソグラフィー技術はその最小ピッチよりも小さいピッチでは、信頼性のある状態で構成物を形成することができなくなる。この最小ピッチは、しばしば、その技術において用いられる光の波長によって決められる。従って、フォトリソグラフィー技術の最小ピッチは、構成物の大きさを小さくする上での限界となる可能性がある。
「ピッチマルチプリケーション」（"pitch multiplication"）もしくは「ピッチダブリング」（"pitch doubling"）は、より高密度に配置された構成物を作ることができるようにフォトリソグラフィー技術の性能を拡張することができる。ピッチマルチプリケーション法については、図１Ａから１Ｆで図説したし、Lowrey et alのU.S. Patent No. 5,328,810（参照により開示の全体が本発明に含まれる）に記載されている。便宜上、本明細書中で、その方法の概略の説明も行う。
図１Ａを参照すると、まず、ライン10のパターンがフォトリソグラフィーで、フォトレジスト層（基板30および層20の犠牲材料（expendable material）の上を覆っている）に形成される。図１に示した層は、いずれも断面を図式的に表したものである。図１Ｂに示したように、その後、パターンがエッチング（好ましくは異方性エッチング）によって、層20に転写され、それによって、プレースホルダーもしくはマンドレル40が形成される。エッチングが異方性エッチングであれば、そのマンドレルは図に示したように、おおよそ垂直な側壁（vertical side）を有する。フォトレジストライン10を除去することができ、図１Ｃに示すように、隣り合ったマンドレル40の距離を長くするために、マンドレル40を等方的にエッチングすることができる。あるいは、等方性エッチング、もしくは、圧縮ステップ（shrink step）のいずれかを、転写する前にレジストに行うことができる。図１Ｄに示すように、スペーサー物質の層50を、次にマンドレル40の上にデポジションする。その後、スペーサー60、すなわち他の物質の側壁から広がる物質もしくは当初から他の物質の側壁を構成する物質は、水平表面70および80からスペーサー物質を方向的スペーサーエッチング（directional spacer etch）（もしくは、異方性エッチング）により優先的にエッチングすることにより、マンドレル40の側面を形成する。このようなスペーサーを図１Ｅに示す。残ったマンドレル40は、その後、除去され、後には、基板30の上のスペーサー60のみが残される。図１Ｆに示すように、スペーサー60は、パターニングのマスクとして一緒に作用する。従って、一つの構成物と一つのスペースとしてあらかじめ与えられたピッチと同じ幅に、スペーサー60で決定される2つの構成物と2つのスペースを含めることができる。結果として、この「ピッチマルチプリケーション」技術により、フォトリソグラフィー技術で構成できる最も小さい構成物の大きさが効果的に小さくなる。
上記の例でピッチが実際に半分になったが、このピッチ幅の減少は慣例的にピッチ「ダブリング」（"doubling"）もしくはさらに一般的に、ピッチ「マルチプリケーション」（"multiplication"）と称される。従って、慣習的に、特定の因子によるピッチの「マルチプリケーション」（"multiplication"）は、その因子によって、ピッチ幅を減少させることに関係することになる。実際、「ピッチマルチプリケーション」でピッチ幅を減少させることによって、構成物の密度を上げることができる。従って、ピッチには少なくとも二つの意味がある。すなわち、繰り返されるパターン中の同一の構成物の間の直線的な距離、ならびに、直線的な距離ごとの構成物の密度もしくは数である。この従来の技術は、本明細書に含まれる。
マスクスキームもしくは回路設計の限界寸法（critical dimension、CD）は、スキームにおける構成物の寸法の最小値、または、その設計もしくはスキームに存在する最小の構成物の最小幅の計測値である。幾何学的に複雑であることや、集積回路の異なる部分では限界寸法が異なることなどの要因により、通常は、集積回路の全ての構成物についてピッチマルチプリケーションを行わない。さらに、ピッチマルチプリケーションは、従来のリソグラフィーに対していくつもの付加的なステップを伴う。その付加的なステップには、多額の付加的な経費がかかる可能性がある。直接的なパターニングでのスペーサーパターンは単に直接的にパターニングされた輪郭に沿っているだけであるため、ピッチマルチプリケーションで得られる構成物は、ピッチマルチプリケーションを伴わない直接的なパターニングで得られる構成物に比べて、しばしば制御性が低くなる。従って、ピッチマルチプリケーションは、通常、メモリ配列の導電線（conductive line）のように一定の間隔となっているラインにのみ有用であると考えられている。一方、通常の等方性圧縮ステップ（isotropic shrink step）のようなミクロマスキング（micromasking）技術は、構成物の大きさを減少させることができるが、対応して構成物の密度を増加させることはできない。また、現存する技術は転写の際に十分に解像度と忠実度を保たないため、下方に存在する層に非常に精巧なパターンを転写するための試みもされている。集積回路上でより小さくより効果的に稼動するユニットを作成するための方法（このような方法は、好都合に構成物の密度を増大させてチップの大きさを小さくする）に対する需要がある。
そこで、集積回路の大きさを小さくすること、および、コンピュータチップ上の電気デバイスの配列の増大させた動作可能な密度へのニーズがある。従って、小さな構成物を形成するための改善された方法、構成物の密度を増加させるための改善された方法、より効率的な配列を提供する方法、および、構成物の解像度を下げずに、よりコンパクトな配列を提供する技術に対するニーズが存在する。
ある実施形態では、本発明は、集積回路中に分離された構成物（features）を形成する方法を含む。その方法には、複数のマスキング物質の層に覆われた基板を提供するステップ、および、第一のマスキング物質の層に第一の選択的に形成可能な（definable）ライン群を形成するステップを含めることができる。その方法には、第一の選択的に形成可能なライン群よりも小さなピッチを有するマスキング構成物の第一の配置（arrangement）を形成するためにスペーサー物質を用いて、第一の選択的に形成可能なライン群のピッチを減少させるステップを、さらに含めることができる。マスキング構成物の第一の配置は、ピッチを減少させたスペースで分離されたピッチを減少させたマスキングラインを含むことができ、また、第一のパターンに対応することができる。その方法は、第二の選択的に形成可能なライン群をマスキング物質の第二の層に形成するステップであって、その第二の選択的に形成可能なライン群は第一の選択的に形成可能なライン群と並行ではないステップをさらに含むことができる。方法は、第二の選択的に形成可能なライン群よりも小さなピッチを有するマスキング構成物の第二の配置を形成するために、スペーサー物質を用いて、第二の選択的に形成可能なライン群のピッチを減少させるステップ、をさらに含むことができる。マスキング構成物の第二の配置は、ピッチを減少させたスペースで分離されたピッチを減少させたマスキングラインを含む可能性があり、また、第二のパターンに対応することができる。方法は、分離された構成物を形成するために第一のパターンと第二のパターンを重ね合わせて得られる第三のパターンを基板にエッチングするステップをさらに含むことができる。
いくつかの実施例では、本発明は、配列（array）中に構成物を形成する方法を含む。その方法には、カラムパターンを形成するために、第一の感光性のラインのカラムのピッチを減少させるステップを含めることができる。方法には、カラムパターンと交差するロウのパターンを形成するために、第二の感光性のラインのロウのピッチを減少させるステップもまた含めることができる。ロウのパターンはロウのライン（row lines）とロウのスペース（row spaces）を有することができる。ロウのラインは、下方に存在するカラムパターンの感光していない部分のマスキングを除去することができ、ロウのスペースは下方に存在するカラムパターンの感光している部分を残すことができる。交差しているカラムパターンとロウのパターンは、第三のパターンを有する重ねあわせたマスク（combined mask）を含むことができる。
ある実施例では、発明は集積回路のマスクパターンを含む。そのマスクパターンは、第一の細長いマスキングライン群、および、第一の細長いマスキングライン群と交差する第二の細長いマスキングライン群を含むことができる。マスクパターンでは、それぞれのライン群は、フォトリソグラフィーで形成できるピッチよりも小さいピッチを有することができる。
ある実施例では、発明は、集積回路製造工程の一部として構成された分離された構成物の配置を含む。その配置は、スペーサー物質で構成された第一の細長い構成物のロウ、および、スペーサー物質で構成された第二の細長い構成物のロウを有することができる。第二のロウの細長い構成物は、他方のロウ中の複数の細長い構成物を一方のロウの各構成要素が交差するように、第一のロウの細長い構成物と交差することができる。
ある実施例では、発明は、集積回路の分離された構成物の配置を含む。その配置は、第一の幅が60ナノメートルより小さく、第一の縦の長さが第一の幅の10倍より大きくないような規則的にスペースを入れた構成物を有することができる。さらに、構成物の間のスペースを60ナノメートルより小さい第二の幅とすることができる。
ある実施例では、発明は、集積回路を含むシステムを含む。その集積回路は、約120nm以下の幅を有するスペーサー物質からなる細長い構成物のロウを有することができる。その集積回路は、約120nm以下の幅を有するスペーサー物質からなる細長い構成物のカラムを、さらに含むことができる。そのカラム中の細長い構成物は、カラム中のそれぞれの細長い構成物がロウ中の複数の細長い構成物と交わるように、ロウ中の細長い構成物と交わる。
ある実施例では、発明は、集積回路用の配列構造（feature array）を形成する方法を含む。その方法は、第一マスク層に、第一のピッチマルチプリケーションで構成された配列構造（長手方向軸（axis of elongation）を有する引き伸ばされた構造）を形成するステップを含むことができる。第一の配列構造は第一のパターンを有することができる。その方法は、第二マスク層に第二のピッチマルチプリケーションで構成された配列構造（第一の配列構造の引き伸ばされた構造の軸と平行にならないような長手方向軸を有する引き伸ばされた構造を有する第二のピッチマルチプリケーションで構成された配列構造）を、さらに形成するステップを含むことができる。第二の配列構造は、第二のパターンを有することができる。その方法には、第一のパターンと第二のパターンを結像された第三のパターンへと統合するステップであって、その第三のパターンは集積回路の縦方向の一つの層中の配置構造に対応するステップを、さらに含めることができる。
ある実施例では、発明は、電気フォーマット（electrical format）で情報を処理するためのシステムを含む。そのシステムは、少なくとも一つの電気回路を含むものとすることができる。そのシステムには、電気回路の中の物質の層中に形成された、繰り返しパターン中のスペース形成の密度が高い構成物（densely-spaced features）をさらに含めることができる。それぞれの構成物は、60ナノメートル未満の第一の幅、および、第一の幅の10倍未満の第一の縦の長さを有するものとすることができる。さらに、個々の構成物は、隣接した構成物から120ナノメートル未満だけ離すことができる。
図２に、部分的に形成された集積回路100を示した。基板110は、様々なマスキング層120〜170の下にある。下方に存在する層もしくは基板110のパターニングのためのマスクを形成するために層120〜170をエッチングすることができる。これらのマスクは、以下で述べるように、様々な構成物を形成するために用いることができる。構成物には、以下の任意のものの部分を含めることができる：一つ以上のトランジスタ、ダイオード、キャパシタ、導電線、ゲート、ソース、ドレイン、もしくは上記の任意のものとの接点。これらの構成要素は、DRAM、フラッシュメモリの配列、NOR論理回路、NAND論理回路などの一部を構成することができる。ある実施例では、構成物は、半導体物質からなる基板物質から構成される。例えば、半導体物質は、ケイ素、ケイ素-ゲルマニウム化合物、もしくは、III-V物質などとすることができる。
本明細書中では、「基板」（"substrate"）の語は、基板層110のみを指すのではなく、他の層の下に存在している層も指すことができる。「基板」（"substrate"）の語は、上を覆っているマスキング層で調節される半導体プロセス（semiconductor process）（エッチング、ドーピング、デポジションなど）の結果として形成された構成物もしくは構造物をその中に有する、一つ以上の層も指すことができる。
本明細書中では、「パターン」（"pattern"）の語は、上から見たときに表面に視認可能な配列もしくは一連の形状を指すことができる。パターンは、一つ以上の層に形成された構成物の断面もしくは構成物の影に対応する形状が合わさったものを指すことができる。そのパターンは、一般に構成物自体ではなく、むしろ、構成物の大きさや配置に対応した設計である。パターンは、複数の上を覆っている層もしくは隣接している層で実現された複数のパターンの結合として定義することができる。パターンは、感光性の層などで一層で作り出すこともでき、その後、暫定層（temporary layer）、もしくは、ハードマスク層（hard mask layer）などの他の層に転写することができる。パターンは、構成物の大きさやスペースの幅が異なっていても（前述の構成物を収縮させるステップなどによって）下の層に転写されるといわれている。それに対して、新しいパターンは、第二のパターンの二つ以上の構成物を第一のパターンの一つの構成物に置き換えることによって、ピッチマルチプリケーションで決定することができる。
一つの層のパターンは、他の前の層中もしくは覆っている層中の一つ以上のパターンから得ることができる。パターンは、結果として得られる層が元のパターンの構成物とそれらの構成物が正確に似ていなくても他の層から得られるというよりも、むしろ、通常は、下方に存在するパターンは、大きさが多少違っても、覆っているパターンの輪郭に沿っているということができる。「パターニングする」（"to pattern"）という語は、パターンを製造もしくは形成するという意味の動詞として使用されることがある。
特定の層中で形成される構成物の配置は、パターンを生成することができる。配列もまたパターンを形成することができる。配列は、集積回路中の複数の層に及ぶことができる構成物の繰り返しで構成された、電気的構成要素もしくは電気的構成物の集合である。前述のとおり、複数のセルは、DRAMもしくはNANDフラッシュメモリ回路などのためのメモリ配列、または、論理回路を構成することができる。
基板110の上を覆う層120〜170の物質は、好ましくは、本明細書で言及した様々なパターン形成やパターン転写ステップのための化学物質や処理条件を考慮した上で選択される。最上部の選択的に形成可能な層（topmost selectively definable layer）120（好ましくはリソグラフィー・プロセスで得られる）および基板110との間の層は、好ましくは、選択的形成可能層（selectively definable layer）120から基板110にパターンを転写するように機能するため、選択的形成可能層120と基板110との間の層は、好ましくは、他の曝露される物質に比べて選択的にエッチングできるように選択される。周辺の物質と比較して、エッチングしたときのエッチング速度が、少なくとも約2倍大きい物質で、好ましくは約10倍大きく、もっとも好ましくは少なくとも約40倍大きい物質が、選択的、もしくは、好ましいと考えられる。
図２に図説した実施形態において、選択的形成可能層120は、第一のハードマスク層もしくはエッチング停止層130の上を覆っている。層130は、第一暫定層140の上を覆っている。第一暫定層140は、第二暫定層150を覆っている。第二暫定層150は、第二ハードマスク層もしくはエッチング停止層160を覆っている。層160は、基板層110を覆っているマスクを通して処理される（エッチングなど）第三暫定層170を覆っている。図説されている実施形態では、第三の暫定層170はそれを通してエッチング（もしくはそのほかの処理）を受ける最終のマスクとして提供される。ある実施形態では、ケイ素、酸化ケイ素、窒化ケイ素などの多くの他の物質に対して、カーボン層を特に傷つけることなく、選択的にエッチングすることができるため、アモルファスカーボンが第三暫定層用に好ましい物質である。図説した実施形態では、基板110は、接点が形成される層間誘電（interlevel dielectric、ILD）層を含むことがある。
パターンを転写する通常の方法では、マスクと下方に存在する基板の両者は、基板物質を優先的にエッチングで除去するエッチング物質にさらされる。しかしながら、エッチング物質は、たとえゆっくりとした速度であっても、マスク物質も磨耗させることができる。従って、パターンを転写する過程において、パターンの転写が完了する前にエッチング物質によってマスクが磨耗する可能性がある。このような問題は、基板110がエッチングされる複数の異なる物質で構成される場合、深刻になる。このような場合においては、付加的なマスク層（図示していない）を、パターンの転写が完了する前のマスクの磨耗からマスクパターンを保護するために用いても良い。
様々な層が、エッチング用化学物質と処理条件に応じて選択されるため、いくつかの実施形態において、一種類以上の層を省略することができる。図説した実施形態においては、ハードマスク層130および160は好都合なことに保護の役目をし、覆っている層のエッチング中に、下方に存在する層を望ましくない分解から保護する。同様に、特に単純な基板110では、様々なほかの層（第二ハードマスク層160自体など）を省略しても良く、覆っているマスク層は、所望のパターン転写用に十分であることがある。マスク層の数が多い程、基板へのエッチングが困難なパターン転写（複数の物質もしくは層で構成されている基板、または、小さくて縦横比が大きい構成物の形成など）に有利である。
図２を参照すると、選択的形成可能層120は、好ましくは、任意の既知のフォトレジストを含むフォトレジストで構成される。例えば、フォトレジストは、13.7ナノメートル（nm）、157nm、193nm、248nmもしくは365nmの波長システム、193nm波長液浸システム、または、電子ビームリソグラフィー装置に適応する任意のフォトレジストとすることができる。好ましいフォトレジスト物質の例には、フッ化アルゴン（ArF）高精度フォトレジスト（argon fluoride sensitive photoresist）（すなわち、ArF光源と共に用いられるのに適したフォトレジスト）、および、フッ化クリプトン（KrF）高精度フォトレジスト（krypton fluoride sensitive photoresist）（すなわち、KrF光源と共に用いられるのに適したフォトレジスト）が含まれる。ArFフォトレジストは、好ましくは、193nmなど、比較的短波長の光を用いたフォトリソグラフィーシステムで用いられる。KrFフォトレジストは、好ましくは、248nmなど、比較的長波長の光を用いたフォトリソグラフィーシステムで用いられる。他の実施形態では、層120および任意のその下のレジスト層を、ナノインプリント・リソグラフィー（nano-imprint lithography）でパターンを作る（例えば、レジストにパターンをつけるために型や機械的な力を用いることにより）ことができるレジストで構成することができる。
フォトレジストは、通常、レチクル（reticle）を通して照射されて感光されることによりパターン化される。ネガ型フォトレジストの場合、照射は光などで、フォトレジストの残存する部分（ライン124のような（図３を参照）ライン部分など）に集中されて、形成される。通常、照射は、ポリマー化したことなどによってフォトレジストの溶解度を減少させる感光性化合物（光酸発生剤（photo-induced acid generator、PAG）など）を活性化する。好ましい実施形態には、ポジ型フォトレジストもしくはネガ型フォトレジストを含む任意の感光性物質を用いることができる。ある実施例のテストをするのに用いられる好ましいレチクルはT37Z 46/47レチクルである。
第一ハードマスク層130の材料物質は、好ましくは、無機物質を含む。物質の例としては、二酸化ケイ素（SiO2）、ケイ素、もしくは、ケイ素含有量の多い酸窒化ケイ素（silicon-rich silicon oxynitride）などの誘電体減反射コーティング（dielectric anti-reflective coating）（DARC）が含まれる。図説された実施形態において、第一ハードマスク層130は、誘電体減反射コーティング（DARC）である。従って、ハードマスク層130は、中間ハードマスク（intermediate hard mask）としての役割も果たし、リソグラフィーの間の反射を減少させる。第一ハードマスク層130にDARC材料物質を用いることで、フォトリソグラフィー技術の解像度の限界に近いピッチを有するパターン形成を、特に有利にすることができる。DARCで光反射を最小限にすることにより、解像度を向上させることができ、従って、フォトリソグラフィーで決定することができるパターンの境界部分の精度が向上する。オプションとして、有機底部減反射コーティング（bottom anti-reflective coating、BARC）（示していない）を、付加的に、または、第一ハードマスク層130の代用として、光の反射を調節するために同様に用いることができる。
第一暫定層140は、好ましくは、好ましいハードマスク物質と比較して非常に高いエッチング選択性を有する、アモルファスカーボンで形成される。より好ましくは、アモルファスカーボンは、光の透過性が高い透明カーボン（transparent carbon）から形成され、それがさらに光配向を、そのような配向に用いられる光の波長を透過させることにより、向上させる。このような高透過性カーボンの形成のためのデポジション技術は、A. Helmbold, D. Meissner, Thin Solid Films, 283 (1996) 196-203に記載されており、開示されている全ての内容は、参照することにより本明細書に含まれる。
第二暫定層150は、好ましくは、アモルファスシリコンで構成される。アモルファスシリコンを用いる利点は、以下に記載した様々なエッチングステップやパターン転写ステップで明らかになる。アモルファスシリコンは他の隣接した物質（酸化物の層など）を損なわずに選択的にエッチングすることができる。
第二ハードマスク層、もしくは、エッチング停止層160は、好ましくは、二酸化ケイ素（SiO2）、ケイ素、または、ケイ素含有量の多い酸窒化ケイ素もしくは酸化アルミニウム（Al2O3）などの誘電体減反射コーティング（DARC）で構成される。図説した実施形態においては、第一ハードマスク層160はDARCである。
第三暫定層170は、好ましくは、多くの物質に対して良好に選択的エッチングをすることができるアモルファスカーボンで構成される。アモルファスカーボンを用いることの利点は、上記の第一暫定層140についての記載でさらに考察している。
基板は、集積回路を形成するために用いられるシリコンウエハーとすることができる。様々な基板材料を用いることができる。
様々な層に適切な材料を選択するのに加えて、層120〜170の層の厚みも好ましくは、基板のエッチングに用いるエッチング用化学物質の相溶性と、本明細書に記載したプロセスの条件に応じて選択される。例えば、覆っている層から下方に存在する層へ、下方に存在する層の選択的エッチングによってパターンを転写する場合には、両方の層の物質はいくらか除去される。従って、上の層は、好ましくは、パターン転写の過程において磨耗してしまわないために十分な厚さである。ハードマスク層は、それらの転写もしくは除去を迅速に行うことができ、好都合なことに周辺の物質があまり磨耗しないように、薄くすることができる。
図説した実施形態では、選択的形成可能層120（フォトレジストなど）は感光性の層で、好ましくは、約100〜250nmの厚みで、より好ましくは、約130〜200nmの厚みである。第一ハードマスク層130（SiO2もしくはDARCなど）は、好ましくは、約10〜30nmの厚みであり、より好ましくは、約15〜25nmの厚みである。第一暫定層140（アモルファスカーボンなど）は好ましくは、約100〜200nmの厚みであり、より好ましくは、約120〜150nmの厚みである。第二暫定層150（アモルファスシリコンなど）は好ましくは、約30〜50nmの厚みであり、より好ましくは、約35〜45nmの厚みである。第二ハードマスク層160（SiO2もしくはDARCなど）は、好ましくは、約10〜30nmの厚みで、より好ましくは、約15nmの厚みである。第三暫定層170（アモルファスカーボンなど）は、好ましくは、約100〜300nmの厚みで、より好ましくは、約150〜250nmの厚みである。
本明細書で述べた様々な層は、当業者に知られている色々な方法で形成することができる。例えば、化学気相堆積など様々な気相デポジションプロセス（vapor deposition process）を、レジストの下の様々なマスク層を形成するのに用いることができる。好ましくは、低温の化学気相堆積（CVD）プロセスが、ハードマスク層、もしくは、その他の任意の物質（スペーサー物質など）をカーボン上にデポジションするのに用いられる。このような低温デポジションプロセスは、下方に存在するアモルファスカーボン層を化学的分解や物理的分解から保護するのに有利である。スピンオンコーティング（spin-on-coating）処理を、感光性の層を形成するために用いることができる。さらに、アモルファスカーボン層は、炭化水素化合物、もしくは、そのような化合物の混合物を炭素前駆物質として用いた化学気相堆積によって形成することができる。前駆物質の例としては、プロピレン、プロピン、プロパン、ブタン、ブチレン、ブタジエン、およびアセチレンが含まれる。アモルファスカーボン層を形成するための好ましい方法は、Fairbairn et alの2003年6月3日に発行されたU.S. Patent No. 6,573,030 B1 に記載されており、その全体は、参照することによって本明細書に含まれ、本明細書の一部を構成する。さらに、アモルファスカーボンは、ドープされることもある。ドープされたアモルファスカーボンを形成するための好ましい方法は、Yin et alのU.S. Patent Application No. 10/652,174に記載されており、その全体は、参照することによって本明細書に含まれ、本明細書の一部を構成する。
〔第一段階〕
図２〜１０を参照する好ましい実施形態における方法の第一段階では、スペーサーのパターンがピッチマルチプリケーションで形成され、その後の工程のために下方に存在する縞状構造（図１０参照）を形成するために用いられる。この段階におけるエッチングの順番の例は次のとおりである：1)複数の層のデポジション；2)第一の層をフォトリソグラフィーでパターニング；3)構成物の縮小；4)パターンを下方に存在する層に拡張；5)覆っている層の残余部分の除去；6)スペーサー物質を全面的にデポジション；7)スペーサーエッチング；8)スペーサーマンドレルの除去；9)スペーサーパターンを下方に存在する層に拡張；10)充填物質を全面的にデポジション；11)スペーサーの除去；12)平坦化。
図３では、形成可能な物質の構成物124で区切られた隙間もしくはスペース122を含むパターンが、形成可能層120中に形成される。スペース122は、例えばフォトリソグラフィーなどで、レチクルを通して照射して現像される選択的形成可能層120の中に形成することができる。現像された後、残存している形成可能物質（図説している実施形態においてはフォトレジスト）は、図説されているライン124（断面図を参照）のようなマスク構成物を形成する。
ライン124のピッチは、ライン124の幅と隣接するスペース122の幅の合計と等しい。このライン124とスペース122のパターンを用いて形成される構成物の限界寸法を小さくするために、好ましくは、ピッチは、形成可能層120をパターニングするのに用いるフォトリソグラフィー技術の限界かそれに近いものである。例えば、248nmの光を用いたフォトリソグラフィーでは、ライン124のピッチを約200nmにすることができる。従って、ピッチは、フォトリソグラフィー技術の最小ピッチであることがあり、以下で述べるスペーサーパターンは、好都合なことには、フォトリソグラフィー技術の最小ピッチ未満のピッチを有する。
図３で図説したように、準備段階には、一連のフォトレジストライン124を形成するステップを含めることができる。従って、複数のラインをマスク物質に形成するために、フォトリソグラフィーを用いることができる。従来のフォトリソグラフィーでは、光子によって形成可能なピッチよりも小さいピッチを有するラインを形成することができなかった。しかし、以下に述べるピッチマルチプリケーションでは、従来のフォトリソグラフィーで形成可能なピッチよりも小さいピッチを有するラインを形成することができる。
図４に、修正ライン124aを形成するために、ライン124を、等方性エッチングを用いて縮めた後の図３の構造を示す。望ましい寸法にするためにスペース122は、任意に広げることも狭めることもできる。例えば、図６に図説するように、修正したスペース122aと修正したライン124aを形成するために、スペース122はフォトレジストライン124のエッチングによって広げられる。フォトレジストライン124を、硫黄酸化物プラズマなど（SO2、O2、N2、およびArを含むプラズマなど）や任意のほかの好ましいプラズマの等方性エッチングを用いてサイズを小さくするのが好ましい。他に用いることができる二つのプラズマは、例えば、HBr/O2プラズマもしくはCl2/O2プラズマである。等方性エッチングでは、曝露された表面が全ての方向から分解される。従って、ライン124aの角は図4で少し丸みを帯びた表現にしている。このエッチングの程度は、図７〜８の考察部分から分かるように、好ましくは、ライン124aの幅が実質的に後で形成されるスペーサー182の望ましい間隔と同じになるように選択される。有利なことに、このエッチングにより、ライン124aを狭めることができ、その他には、感光性の層120にパターン化するためのフォトリソグラフィー技術の限界よりも小さくすることができる。従って、ライン124がフォトリソグラフィー技術の限界解像度であるかそれに近いときには、このエッチングによって、さらにその大きさを小さくし、フォトリソグラフィー技術の解像度の限界を下回るようにすることができる。加えて、エッチングによって、ライン124aの縁を平坦にして、これらのラインの均一性を向上することができる。
いくつかの実施形態においては、ライン124を望ましいサイズに拡張することによって、ライン124aの間のスペース122aを狭めることができる。例えば、付加的な物質（図示せず）をライン124の上にデポジションすることができるし、または、ライン124を大きくするために、より大きな体積を有する物質（図示せず）を形成するために、ライン124を化学的に反応させることもできる。
図説した実施形態では、修正したライン124aは、プレースホルダーもしくはマンドレルの大きさを決定し、それに沿ってスペーサーパターン182（図８）が、パターンの下方に存在する層（図５および６）への転写、および、スペーサー物質180（図７）の全面的なデポジションの後で形成される。他の実施形態では、スペーサー物質のデポジションとエッチングが形成可能層120に適合性がある場合には、暫定層140を省略することができ、スペーサー物質を直接的に感光性のライン124、もしくは、より狭いライン124aにデポジションすることができる。
その他の実施形態では、ライン124のパターンを上記のように最初に切り取るか幅を狭めることなく、下方に存在する層に転写することができる。このような実施形態では、ライン124のパターンに対応するパターンを暫定層140に形成することができ、そのパターンの構成物は、縮小ステップ（shrink step）で幅を狭めることができる。
図５に示すように、ラインの幅を変更した後（図４）、感光性の層120の中のパターンは、好ましくは、後のスペーサー物質の層180のデポジション（図７）ができるように、第一暫定層140に転写される。暫定層140は、好ましくは、以下で考察するスペーサー物質のデポジションおよびエッチングの処理条件に耐えられる物質で形成される。特に、暫定層140を構成する物質は、好ましくはフォトレジストよりも高い耐熱性を有し、好ましくはスペーサー182（図８）および下方に存在する層150の物質に対して選択的に除去することができる物質から選択される。上記のとおり、層140は、好ましくはアモルファスカーボンで形成される。
図５に示すように、図４のライン124aおよびスペース122aのパターンは、下方に存在する層に拡張もしくは転写することができる。ライン124aはライン124aの下に位置する物質を除去するエッチング用化学物質から保護する保護マスクを形成しているが、このパターン拡張は、層130および140を構成している物質の選択的エッチングによって行うことができる。
パターンをハードマスク層130に転写するために、フルオロカーボンプラズマを用いたエッチングなどの異方性エッチングを用いることができる。ハードマスク層130が薄い場合には湿式の（等方性）エッチングも適している。好ましいDARC物質をエッチングするための、好ましいフルオロカーボンプラズマエッチング用の化学物質には、CF4、CFH3、CF2H2、およびCF3Hが含まれる。
パターンを第一暫定層140に転写するために、好ましくは、SO2、O2およびArを含んだプラズマなどのSO2含有プラズマが用いられる。有利なことに、SO2含有プラズマは、好ましい暫定層140のカーボンを、ハードマスク層130がエッチングされる速度に対して、20倍以上、より好ましくは40倍以上速い速度でエッチングするのに用いられる。適切なSO2含有プラズマは、Critical Dimension Controlという名称で、2004年8月31日に出願したAbatchev et alの U.S. Patent Application No. 10/931,772 （Atty, docket No. MICRON.286A; Micron Ref. No. 2003-1348）に記載されており、その全体は、参照することによって本明細書に含まれる。図５では、パターンが第一暫定層140に拡張された後は、ライン124aは損なわれないが、SO2含有プラズマは暫定層140を同時にエッチングすることができ、形成可能層（definable layer）120の残存している部分も除去することができる。
図６に示したように、一度、層120で最初に形成されたラインパターンが層140に拡張されると、層120の残存している部分を、選択的エッチングを用いて除去することができる。あるいは、上記のとおり、パターンを層140に拡張する段階などのような、アモルファスカーボンのエッチング段階の間に、120の残存部分をエッチングで除去することができる。従って、形成可能層120に最初から形成されたラインパターンは、ハードマスクならびに暫定層130および140に転写される。転写されたパターンは、形成可能層120に最初から形成されたものと、おおよそ同じラインパターンである；転写されたラインパターンは、一般にライン124aおよびスペース122aにそれぞれ対応するライン144aおよびスペース142aを有する。図説している実施形態においては、ハードマスク層130の一部は保護キャップとしてライン144aの上に残存している。層130のこれらの部分はその後の段階において、エッチング停止層として機能する。
図説している実施形態では、パターンは覆っている層に形成され、その後、下方に存在する層に転写される。図５では、図示された構成物の壁は、層130および層140中に垂直方向に形成され、ここで、これらの層はエッチングされている。この段階、および、本明細書に記載している別の段階で垂直方向の側壁を形成するため、方向性エッチングもしくは異方性エッチングを用いることができる。
エッチング工程が異なると、下方に存在する層に形成されるパターンに対応している、覆っている層のパターンの精度を変化させることができる。層から層へのパターン転写は、一般的に垂直の壁を伴う正確な工程として概略的に図示されるが、実際にはそのように正確に行うのは困難である。従って、パターン転写は下方に存在するパターンと覆っているパターンの間で一般に対応関係があることを意味する。同様に、パターン転写は最初に形成されたパターンを修正することを含み（例えば、それらの構成物を拡大すること、もしくは、縮小することにより）、そのような修正はピッチを変化させない。
図７に示すように、スペーサー物質の層180は、好ましくは、曝露されている表面に順応するように、第二暫定層150およびライン144aを含む全面にデポジションされる。示したように、ハードマスク層130の部分は、適所に（スペーサー物質の層180がデポジションされるときはライン144aの上部）残存する（以後にCMPエッチング停止層として機能するために）ことができる。あるいは、ハードマスク部分は、スペーサーデポジションの前に、選択的エッチングにより、除去することができる。スペーサー物質は、下方に存在する層にパターンを転写するためのマスクとして作用する任意の物質、もしくは、形成されたマスクを通して下方に存在する構造の処理をすることが可能な任意の物質とすることができる。スペーサー物質は好ましくは、１）良い段差被覆性でデポジションすることができ、２）暫定層140および下方に存在する層と適合性のある温度でデポジションすることができ、かつ、３）暫定層140、および、暫定層140の直接下方に存在する任意の層に対して選択的にエッチングできる。好ましい物質には、酸化ケイ素、および窒化ケイ素が含まれる。スペーサー物質は、好ましくは、化学気相堆積、もしくは、原子層堆積によってデポジションされる。層180は、好ましくは、約20〜60nmの厚みに、より好ましくは約20〜50nmの厚みにデポジションされる。好ましくは段差被覆性が約80％以上で、より好ましくは約90％以上である。
図８は、スペーサーエッチング、および、その後のエッチング（下に存在している層中に拡大された、独立して立っている（free-standing）スペーサーのパターンを残すステップ）をした後の図７の構造を示す。スペーサーエッチングには、スペーサー物質を水平表面から除去するための異方性エッチングが含まれる可能性がある。スペーサーエッチングは、フルオロカーボンプラズマを用いて行うことができる。スペーサーエッチングは、ケイ素スペーサー物質のためにHBr/Clプラズマを用いて行うことも可能である。（しかし、好ましい実施形態では酸化ケイ素スペーサーを用いることに注意されたい。）スペーサーエッチングが終わると、ラインに比べてピッチが効果的に減少している拡大されたスペーサーのパターンが残る。
スペーサーエッチングが終わると、ハードマスク層130の残された部分（存在する場合）および暫定層140は、独立して立っているスペーサー182を残すために、次に除去される。第一暫定層140の残余部分（ライン144aの形態中）は、好ましくは、SO2を用いたエッチングのような硫黄含有プラズマエッチングを用いて選択的に除去される。このようにして、スペーサーで形成された他のパターンを残すために、一つのパターンの構成物が除去される。
従って、ある実施形態では、マスキング構成物を形成するためのスペーサー物質を用いて、ピッチ減少が実施される。このようにして形成されたマスキング構成物は、フォトレジストラインよりも小さなピッチを有する可能性があり、ピッチが減少されたスペースで隔てられる、ピッチが減少されたマスキングラインを含むことができる；ピッチマルチプリケーションが行われる。図説した実施形態において、スペーサー182で形成されたパターンのピッチは、フォトレジストライン124aおよびスペース122aで形成されたパターン（図３〜５）（ここで、ピッチは、フォトリソグラフィーによって最初に決定される）のおおよそ半分である。好ましくは、約100nmのピッチを有するスペーサーパターンが形成される。
さらに図８について、スペーサー182で形成されたパターンを、下方に存在する第二暫定層150に拡張することができる。この拡張は選択的エッチング用化学物質によって行うことができる。例えば、スペーサー182は二酸化ケイ素で形成され、下方に存在する層150はアモルファスシリコンで形成される場合、エッチングによって、前者をほとんど損なうことなく後者を除去することができる。好ましいエッチングには、物理的構成が含まれる可能性があり、好ましくは、化学的構成（HBr/Cl2エッチングなどの反応性イオンエッチング（RIE）など）も含むことができる。このようなエッチングは、例えば、LAM TCP9400を用い（LAM Research Corporation of Fremont, CAから入手可能）、Cl2を約0〜50sccm、HBrを約0〜200sccmの流量とし、圧力は、約7〜60mTorr、最高出力は、約300〜1000W、最低出力は、約50〜250Wである。
図９は、図８の構造に充填物質190を全面的にデポジションした後を示す。充填物質190は、二酸化ケイ素（SO2）で構成されていると有利である。ある好ましい実施形態では、スペーサー182および充填物質190は、以下の図１７〜２０、２２〜２３、および２６〜２７の考察部分から良くわかるように、同じ物質もしくは類似の物質からなる。従って、スペーサー182および充填物質190の両者は、二酸化ケイ素で構成することができる。充填物質190（すなわち二酸化ケイ素）をデポジションするためのある好ましいプロセスは、Applied Materials' Producer（登録商標）HARP（商標）である。（HARPは、「縦横比が大きいプロセス」（"High Aspect Ratio Process"）を意味する。）
他の実施形態では、スペーサー182は充填物質190をデポジションする前に除去することができる。ハードマスク層160がDARC物質で構成されている場合は、スペーサーを除去するために湿式エッチングを用いることができる。スペーサー182の除去により、充填物質190の被覆率を向上させることができる。
図１０〜２０、２２〜２３、および２６〜２７は、それぞれ少なくとも4つの対応する図（１０Ａ〜１０Ｄ、１１Ａ〜１１ＤなどのようにＡ〜Ｄの文字を付した）を図説する。「Ａ」の図は、上から見た図もしくは平面図を表す。ここで、便宜上、ハッチングが含まれる。Ｂ〜Ｃの図は、対応するＡの図で表されている同じ構造の断面図を示す。さらに、これらの図で「Ｂ」とされているものは、他の「Ｂ」の図と同じ方向の構造を常に示す。方向については、「Ｃ」とされているものや「Ｄ」となっているものでも同様である。
図１０Ａ〜１０Ｄは、スペーサー182と充填物質190の一部を、例えば、化学機械研磨（CMP）プロセスなどを通して、除去した後の図９の構造を示す。乾式エッチングもしくはプラズマエッチングも平坦化に用いることができる。CMPプロセスが用いられた場合、好ましくは、ハードマスク層160と暫定層150の間に薄いエッチング停止層が加えられる。エッチング停止層は、例えば、Si3N4で構成することができる。
図１０Ａは、平坦化を行った後の表面の概念的な平面図を示す。表面は、例えば、アモルファスシリコンである充填物質212と、例えば二酸化ケイ素とすることができる縞214の交互の縞を有する縞状のパターンを示す。アモルファスシリコンの縞212は第二暫定層150に形成され、二酸化ケイ素の縞214は縞212の間のスペースを充填している充填物質190の残余部分である。便宜上、図１０Ａの表面は、縞状構造を含む物質を示すために、クロスハッチングで表現している。縞212は、好ましくは、約30〜70nmの範囲の幅213を有する。縞214は好ましくは、約30〜70nmの範囲の幅215を有する。さらに好ましくは、縞212および214は、それぞれ幅213および215を有し、それぞれは約50nmである。後者の場合は、パターンは約100nmのピッチを有する縞で構成される。
図１０Ｂは、図１０Ａの１０Ｂ−１０Ｂの線に沿って見た概念的な断面図である。この図は、二つのセットの縞は同じ「水平面」（"level"）に形成されることを明示している。本出願においては、便宜上、「水平面」という語は、通常、基板110の表面の平面に対して平行であり同じ距離にある厚い平面に位置する集積回路の部分をあらわすのに用いる。従って、層160は、層170のものとは異なる水平面に位置するが、縞212と縞214は同じ水平面に位置する。対照的に、「層」（"layer"）は、通常、同じ物質から形成された一緒にデポジションされた集積回路の部分を表すのに用いられる。
図１０Ｃは、図１０Ｂの１０Ｃ−１０Ｃの線に沿って見た概念的な断面図である。図１０Ｄは、図１０Ｂの１０Ｄ−１０Ｄの線に沿って見た概念的な断面図である。
図２〜１０を参照しながら、先に、記述し図説した方法の第一段階では、スペーサーのパターンはピッチマルチプリケーションで形成され、下方に存在する縞状構造を形成するために、もしくは、第一レジストマスクのパターンに対してピッチマルチプリケーションされて形成された「第一パターン」を形成するために用いられた。
〔第二段階〕
図１１〜１７を参照する好ましい実施形態における方法の第二段階では、スペーサーの第二のパターンがピッチマルチプリケーションで形成され、図１０の下方に存在する縞状構造と交差する、覆っている縞状構造（図１７参照）を形成するために用いられる。この段階におけるエッチングの順番の例は次のとおりである：1)複数の層のデポジション；2)覆っている層をフォトリソグラフィーでパターニング；3)構成物の縮小；4)パターンを下方に存在する層に拡張；5)覆っている層の残余部分の除去；6)スペーサー物質を全面的にデポジション；7)スペーサーエッチング；8)スペーサーマンドレルの除去。
図１１Ａ〜１１Ｄは、複数の新たなマスキング層320〜340をデポジションした後の図１０の構造を示す。縞212および縞214を有するパターンは、現在は、物質の複数の新たな層の下に位置する。層120〜170と同様に、層320〜340も、基板110の下方に存在する層（一つまたは複数）をパターニングするためのマスクを形成するためにエッチングすることが可能である。これらのマスクは、後述するように、様々な構成物を形成するために用いることができる。構成物は、集積回路の構成要素の一つ以上の部分を含むことができる。
図１１Ａは、表面の概念的な平面図を示す。図１１Ｂは、図１１Ａの１１Ｂ−１１Ｂの線に沿って見た概念的な断面図である。図１１Ｃは、図１１Ｂの１１Ｃ−１１Ｃの線に沿って見た概念的な断面図である。図１１Ｄは、図１１Ｂの１１Ｄ−１１Ｄの線に沿って見た概念的な断面図である。
図１１Ａ〜１１Ｄにおいて、マスキング層320は、好ましくは、層120について先に述べた特性と同様の特性を有する。
図１１Ｂ〜１１Ｄにおいて、マスキング層330は、好ましくは、層130について先に述べた特性と同様の特性を有する。
図１１Ｂ〜１１Ｄにおいて、第四暫定層340は、好ましくは、層140について先に述べた特性と同様の特性を有する。
層120〜170の物質と同様に、層320〜340の物質も、基板110を覆っており、好ましくは、エッチング用化学物質、ならびに、本明細書中で述べた様々なパターン形成ステップおよびパターン転写ステップの処理条件を考慮して選択される。このような層もまた、好ましくは他の曝露されている物質に対して選択的にエッチングできるように選択されるのが好ましい。
図１１Ａ〜１１Ｄで図説される実施形態では、第二選択的形成可能層320が第三ハードマスク層もしくはエッチング停止層330を覆っている。層330は、第四暫定層340を覆っており、第四暫定層340は縞212および214を有する水平面を覆っている。下方に存在する水平面160および170は、基板110と同様に、損なわれることなく残っている。図２に表した層について記載したように、ある実施形態においては一つ以上の層320〜340を省略することができる。
図１１Ａ〜１１Ｄでは、第二選択的形成可能層320が、好ましくは、当業者に既知の任意のフォトレジストを含むフォトレジストで形成される。層120について先に記載した全ての好ましい性質、および、その他の記載は、層320にも適応される。
第三ハードマスク層330は、好ましくは、無機物質を含み、図説している実施形態においては、層330はDARCである。層130について先に記載した全ての好ましい性質、および、その他の記載は、層330にも適応される。
第四暫定層340は、好ましくは、アモルファスカーボンで形成される。層140について先に記載した全ての好ましい性質、および、その他の記載は、層340にも適応される。いくつかの実施形態において、層340はアモルファスカーボンで形成される。アモルファスカーボンデポジションにおいて段差被覆性を良くすることができないことがあるので、下方に存在する縞状の表面が平坦化されている（図１０参照）。
層120〜170のものと同様に、層320〜340の厚みは、好ましくは、エッチング用化学物質、ならびに、本明細書中で述べた処理条件との適合性に基づいて選択される。従って前述のとおり、厚みは、パターン転写に適した厚みでなければならず、さらされている周囲の物質が磨耗しないようにハードマスク層330は、その転写もしくは除去を迅速に行うことができる程度に薄いと好都合である。
図説した実施形態では、第二選択的形成可能層320は、感光性の層で、好ましくは約100〜250nmの厚みであり、より好ましくは130〜200nmの厚みである。第三ハードマスク層330は、好ましくは約10〜30nmの厚みであり、より好ましくは約15〜25nmの厚みである。第四暫定層340は、好ましくは約130〜200nmの厚みであり、より好ましくは140〜160nmの厚みである。
さらに、層320、層330、および層340は、当業者に知られている様々な既知の方法で形成することができる。例えば、層120、層130、および層140を形成するための上記の方法を、層320、層330、および層340をそれぞれ形成するのに用いることができる。
図１２Ａ〜１２Ｄでは、スペース322で隔てられたライン324を有する、層320に形成されたパターンを図説している。図３以下において先に述べた、ライン124を形成するための好ましい特性および方法は、ライン324にも適用できるが、ライン324はライン124に並行ではない。これは、縞212および縞214がライン324に並行ではないことを見ても、分かるとおりである（ライン124は除去されてはいるが）。従って、縞212および縞214がライン124と同じ長さ方向に細長くされているので、ライン124とライン324は並行ではない。
ライン324が縞212および縞214に並行ではないため、図説した方法は、下方に存在するパターンを覆っているフォトレジストの交差するパターンを形成するための方法ということができる。従って、細長くした第一のパターンの寸法が細長くした第二のパターンの寸法と一直線に並んでいない、あるいは並行ではないときに、一つのパターンが、第二のパターンに「交差する」。細長いライン124は細長い縞212および縞214とそろえられるが、細長い縞212および縞214は、細長いライン324と交差する。従って、細長いライン124は細長い縞212および縞214とそろえられたものとして記載され、細長い縞212および縞214は、細長いライン324と交差するものとして記載される。図説する実施形態において、ライン324は、単に交差するだけではなく、縞212および縞214と直交する。しかしながら、「交差する」（"cross"）の語は、並行ではない全ての角度を含む意味であり、90度の角度のみを指すわけではない。従って、図示された方法によって形成された、例示的な構成物および／または孔は、通常、長方形をしているが（図２１Ａ、２５Ａおよび２７Ａ参照）、ゆがんだ四角形もしくは菱形などの他の形も意図することができる。
図１２Ａ〜１２Ｄでは、形成可能な物質構造324で区切られたスペース322を含むパターンが第二形成可能層320の中に、ライン124について先に述べて図３にあらわした方法と同様に、形成される。従って、図１２Ａ〜１２Ｄは、覆っているレジスト層のフォトリソグラフィーによるパターニング後の図１１の構造を示す。図１２Ａは、表面の概念的な平面図を示す。図１２Ｂは、図１２Ａの１２Ｂ−１２Ｂの線に沿って見た概念的な断面図である。図１２Ｃは、図１２Ｂの１２Ｃ−１２Ｃの線に沿って見た概念的な断面図である。図１２Ｄは、図１２Ｂの１２Ｄ−１２Ｄの線に沿って見た概念的な断面図である。
図３に示したパターンと同様に、パターンは、従来のフォトリソグラフィー技術で形成された一連のフォトレジストライン324によって形成される。先に述べたパターンと同様に、ライン324を細くするための縮小ステップを行うことができ、マンドレルとして修正されたライン324aを用いてスペーサー形成をすることができ、または、パターンを縮小ステップが行われる前に下方に存在する層に転写することもできる。しかしながら、以下に記載する図説される実施形態では、縮小ステップはフォトレジストライン324に対して行われ、その後、パターンが下方に存在する層に転写され、下方に存在する層の部分がスペーサーマンドレルを形成する。
図１３Ａ〜１３Ｄは、ライン324が、修正されたライン324aを形成するために、例えば、等方性エッチングによって縮小された後の図１２の構造を示す。また、縮小ステップはスペース322を修正したスペース322aを形成するために広くする。図１３Ａは、表面の概念的な平面図を示す。図１３Ｂは、図１３Ａの１３Ｂ−１３Ｂの線に沿って見た概念的な断面図である。図１３Ｃは、図１３Ｂの１３Ｃ−１３Ｃの線に沿って見た概念的な断面図である。図１３Ｄは、図１３Ｂの１３Ｄ−１３Ｄの線に沿って見た概念的な断面図である。
図１３Ａ〜１３Ｄの構造は、好ましくは、図４に関連付けて記載した構成物と同じ特性を多く有する。その構成を形成するのにも同様の方法を用いることができる；好ましいエッチング物質およびエッチング方法、ならびに望ましい構成は前述のとおりである。例えば、好ましくは、フォトレジストライン324を、硫黄酸化物プラズマなど（SO2、O2、N2、およびArを含むプラズマなど）や任意のほかの好ましいプラズマの等方性エッチングを用いてサイズを小さくする。他に用いることができる二つのプラズマは、例えば、HBr/O2プラズマもしくはCl2/O2プラズマである。
ライン124aと同様に、修正したライン324aは、スペーサーパターンがそれに沿って形成されるプレースホルダーもしくはマンドレルの寸法を決定する。既に記載したそのほかのことも適用可能である。例えば、他の実施形態では、ライン324のパターンを上記のように最初に切り取るか幅を狭めることなく、下方に存在する層に転写することができる。このような実施形態では、ライン324のパターンに対応するパターンを暫定層340に形成することができ、そのパターンの構成物は、縮小ステップ（shrink step）で幅を狭めることができる。他の実施形態では、スペーサー物質のデポジションとエッチングが形成可能層320に適合性がある場合には、暫定層340を省略することができ、スペーサー物質を直接的に感光性のライン324、もしくは、より狭いライン324aにデポジションすることができる。
図説した実施形態では、ライン324aは、後で下方に存在する層340に形成されるプレースホルダーもしくはマンドレルのためのマスクを形成し、それに沿って、スペーサー物質380の全面的なデポジションの後でスペーサーパターン382（図１７）が形成される（図１６）。
図１４Ａ〜１４Ｄは、感光性の層320のパターンを、どのように第四暫定層340に拡張することができるかを説明する。図１４Ａは、表面の概念的な平面図を示す。図１４Ｂは、図１４Ａの１４Ｂ−１４Ｂの線に沿って見た概念的な断面図である。図１４Ｃは、図１４Ｂの１４Ｃ−１４Ｃの線に沿って見た概念的な断面図である。図１４Ｄは、図１４Ｂの１４Ｄ−１４Ｄの線に沿って見た概念的な断面図である。
第四暫定層340は、好ましくは、耐熱性が高いことなど、第二暫定層140について既に述べた有利な特性を有している。図１４Ａ〜１４Ｄに示したように、ライン124aおよびスペース122aのパターンを下方に存在する層に拡張もしくは転写したのと同様の方法で（例えば、パターンをハードマスク層330に転写するための選択的エッチング、および、パターンを第四暫定層340に転写するためのSO2含有異方性プラズマエッチングを用いて）、図１３Ａ〜１３Ｄのライン324aおよびスペース322aは下方に存在する層に拡張もしくは転写することができる。好ましいエッチング用化学物質とその他のエッチング用化学物質は先に述べたとおりである。
図１４Ａで図説しているように、記載されたエッチングステップでは、ライン324aによってマスクされていない層330および層340の部分が除去され、縞212および縞214の部分が露出した状態になる。図１４Ａで見ることができる表面には、描かれている構造の下方に存在する物質を明らかにし、どのようにライン324aが縞212および縞214と交差しているかを示すようにハッチング（網掛け）してある。
図１５Ａ〜１５Ｄは、覆っている層320と層330の残っている部分が除去された後の図１４の構造をしめす。このような工程は、既に説明し、図５〜６で図説している。図１５Ａは、表面の概念的な平面図を示す。図１５Ｂは、図１５Ａの１５Ｂ−１５Ｂの線に沿って見た概念的な断面図である。図１５Ｃは、図１５Ｂの１５Ｃ−１５Ｃの線に沿って見た概念的な断面図である。図１５Ｄは、図１５Ｂの１５Ｄ−１５Ｄの線に沿って見た概念的な断面図である。図１５Ａ〜１５Ｄで説明されているように、ライン344およびスペース342は、前に覆っている層に現れていたパターンと同じ交差パターン（例えば、ライン144aおよびスペース142aを参照）を示す。
図１５に示したように、一度、形成可能層320で最初に形成されたラインパターンが層340に拡張されると、形成可能層320の残存している部分を、選択的エッチングを用いて除去することができる。あるいは、パターンを層340に拡張する段階などのような、カーボンエッチング段階の間に、層320の残存部分をエッチングで除去することができる。従って、層320に最初から形成されたラインパターンは、層330および340に転写される。転写されたパターンは、層320に最初から形成されたものと、おおよそ同じラインパターンである；転写されたラインパターンは、一般にライン324aおよびスペース322aにそれぞれ対応するライン344aおよびスペース342aを有する。図説している実施形態においては、ハードマスク層330の一部は保護キャップとしてライン344aの上に残存している。ライン344aは、その後で形成されるスペーサーのマンドレルとして機能する。
図１６Ａ〜１６Ｄは、スペーサー物質380をマンドレル344aの上に全面的にデポジションした後の、図１５の構造をしめす。図１６Ａは、表面の概念的な平面図を示す。図１６Ｂは、図１６Ａの１６Ｂ−１６Ｂの線に沿って見た概念的な断面図である。図１６Ｃは、図１６Ｂの１６Ｃ−１６Ｃの線に沿って見た概念的な断面図である。図１６Ｄは、図１６Ｂの１６Ｄ−１６Ｄの線に沿って見た概念的な断面図である。
層380のスペーサー物質の層は、好ましくは、既に述べたスペーサー物質の層180と、物質、厚み、被覆率およびデポジションモードが似ている。図説する実施形態では、ハードマスク層330の部分が適所に残されるが、その他の実施例では、そのような部分は適所に残存しない。ハードマスク層330の部分がスペーサーデポジションの前に除去される場合は、それらの除去に選択性エッチングを用いることができる。留意すべきは、層380の物質は層180の物質と異なるものとすることができ、それぞれの層を、本明細書に記載されている他の周囲の層に対して選択的にエッチングすることができる。二酸化ケイ素が好ましいスペーサー物質である。
図１７Ａ〜１７Ｄは、スペーサーエッチング、および、その後のエッチングの後で、独立して立っているスペーサーのパターンを残している、図１６の構造をしめす。図１７Ａは、表面の概念的な平面図を示す。図１７Ｂは、図１７Ａの１７Ｂ−１７Ｂの線に沿って見た概念的な断面図である。図１７Ｃは、図１７Ｂの１７Ｃ−１７Ｃの線に沿って見た概念的な断面図である。図１７Ｄは、図１７Ｂの１７Ｄ−１７Ｄの線に沿って見た概念的な断面図である。
好ましいスペーサーエッチング、および、その他のスペーサーエッチングは、図７〜８に関連して前に述べたとおりである。例えば、スペーサーエッチングはフルオロカーボンプラズマを用いて行うことができる。既に述べたスペーサーエッチングと同様に、結果として、好ましくは、ライン344aに対して効果的に減少したピッチを有する細長くしたスペーサーのパターンが得られる。スペーサーエッチングが終わると、ハードマスク層330の残された部分（存在する場合）および第四暫定層340は、独立して立っているスペーサー382を残すために、次に除去される。このようにして、スペーサー382で形成された他のパターンを残すために、一つのパターンの構成物が除去される。
適所において細長くしたスペーサー382と、下方に存在するマスクライン212および214を交差させ、交差している規格において第二のピッチ減少工程が行われる、すなわち、ライン212および214に平行ではない規格である。図説した実施形態において、スペーサー382で形成されたパターンのピッチは、フォトレジストライン344およびスペース342で形成されたパターンのおおよそ半分である。スペーサーパターン382は約140nm以下のピッチを有すると、有利である。好ましくは、スペーサーパターン382は約100nm以下のピッチを有する。
図１１〜１７を参照しながら、これまで記載し説明してきた第二段階において、ピッチマルチプリケーションにより第二のスペーサーパターンが形成され、図１０で説明した下に存在しているラインパターンと交差する、覆っているラインパターンを形成するために用いられる。
〔第三段階〕
図１８〜２０について、好ましい実施形態における方法の第三段階では、図１７に描かれている交差している縞状構造が、二つの大きさの規則的な間隔で形成できる小さな孔を有する、物質の格子を形成するために用いられる（図１９〜２０を参照）。この段階におけるエッチングの順番の例は次のとおりである：1)一般的な物質で構成されている（二酸化ケイ素など）いくつかの曝露されている層の部分の除去であるが、下方に存在する縞物質の曝露されている部分の物質の一つ（アモルファスシリコンなど）を損なわずに残すステップ；2)二つの覆っているパターン（酸化物スペーサーパターン、交差しているアモルファスシリコン・ストリップパターンなど）を、下方に存在するマスクもしくは暫定層（アモルファスカーボンなど）に拡張；3)孔を有する一つの下方に存在する層を残すための覆っている層の除去。
図１８Ａ〜１８Ｅは、スペーサー382および縞214を含むいくつかの層の曝露された部分を、縞212をほとんど損なうことなく、選択的にエッチングした後の図１７の構造をしめす。好ましい実施形態において、縞212はアモルファスシリコンで構成され、スペーサーおよび縞214は二酸化ケイ素で形成されているため、エッチングは二酸化ケイ素エッチング（すなわち、二酸化ケイ素が同様に曝露されているアモルファスシリコンに対して選択的にエッチングされる）である。用いることができるエッチングの一つは、フルオロカーボンエッチングである。図１８Ａは、表面の概念的な平面図を示す。図１８Ｂは、図１８Ａの１８Ｂ−１８Ｂの線に沿って見た概念的な断面図である。図１８Ｃは、図１８Ａおよび図１８Ｂの１８Ｃ−１８Ｃの線に沿って見た概念的な断面図である。図１８Ｄは、図１８Ａおよび図１８Ｂの１８Ｄ−１８Ｄの線に沿って見た概念的な断面図である。図１８Ｅは、図１８Ａの１８Ｅ−１８Ｅの線に沿って見た概念的な断面図である。
これらの図で明らかなように、縞214の曝露している部分、スペーサー382および層160は全てエッチングされるが、縞214の曝露している部分はエッチング段階においてほとんど損なわれることなく残される。従っていくつかの実施形態において、三つの異なる酸化ケイ素の層の部分が同じエッチング用化学物質によってエッチングされる。図説されている実施形態において、この複数の層からの物質のエッチングが行われ、スペーサー382、縞214および第二ハードマスク層160として、それぞれ、二酸化ケイ素で構成することができる。これらの三つの分離された層の物質は三つの層が図中で区別できるように、様々な太さの点描を用いて描かれる。ある実施形態において、それぞれの三つの層は異なる共通材料で構成することができる。本明細書中では、「共通材料」（"common material"）とは、周辺の物質に対する選択性を保持しているが、組成物中で個々のものを一緒にエッチングできるために十分な類似性を有している物質のことを指す。従って、この目的において共通材料として考えることができる物質の例には、TEOS、BPSG、LSO、SiO2、C-ドープ酸化物（C-doped oxide）、F-ドープ酸化物（F-doped oxide）、多孔性酸化物（porous oxide）、SODなどの様々な形態の酸化ケイ素がある。もっとも好ましくは、これらの層の個々のものが、同じ組成方法を用い、同じ物質から構成される（例えば、個々のものをLSOで形成することができる）。他の実施形態において、第二ハードマスク層160は、前述のとおり、DARC物質から形成される。
縞214はスペーサー382ほど厚くないので、縞214の曝露されている部分がはじめに、エッチング段階で除去される。従って、エッチングは部分的にスペーサー382の部分を除去し、他方、修正されたスペース382aを形成する。これは、縞214および層160の曝露されている部分を完全に貫く。あるいは、層160が、スペーサー382および縞214と異なる物質で構成されている場合には、層160から第三暫定層170まで貫くために分離選択的エッチング（separate selective etch）を用いることができる。
図１９Ａ〜１９Ｄは、好ましくはアモルファスカーボンで形成されている第三暫定層170の曝露されている部分をエッチングしたあとの、図１８の構造をしめす。図１９Ａは、表面の概念的な平面図を示す。図１９Ｂは、図１９Ａの１９Ｂ−１９Ｂの線に沿って見た概念的な断面図である。図１９Ｃは、図１９Ｂの１９Ｃ−１９Ｃの線に沿って見た概念的な断面図である。図１９Ｄは、図１９Ｂの１９Ｄ−１９Ｄの線に沿って見た概念的な断面図である。
縞212と交差するスペーサー382aによって層170の上に形成された保護的格子のため、小さく、高密度、かつ／または、均等に間隔があいた孔412を層170に形成するための保護されていない領域のみで、下方に存在する層170の物質がエッチングで除去される。図２０Ｃは、孔を断面図にあらわし、どのように孔が層170から層110までの全体を通して拡張されるのが好ましいかを明示している。先に考察したように、層170は「基板」層ということもでき、層110も同じように基板ということができる。
このエッチング段階の後、層170は二つの別個の重なり合ったパターンが存在する構成物を示す。従って、図１９Ａおよび図２０Ａでは、図２〜１０のピッチマルチプリケーションで形成されたパターンと、図１１〜１７のピッチマルチプリケーションで形成された（交差している）パターンを、両者が重なり合ったパターンからパターンを形成するために、どのように結合することができるかを図説している。
図２０Ａ〜２０Ｄは、第三暫定層170中のパターンの孔412を明示するために覆っている層を除去したあとの、図１９の構造をしめす。図２０Ａは、表面の概念的な平面図を示す。図２０Ｂは、図２０Ａの２０Ｂ−２０Ｂの線に沿って見た概念的な断面図である。図２０Ｃは、図２０Ａの２０Ｃ−２０Ｃの線に沿って見た概念的な断面図である。図２０Ｄは、図２０Ａの２０Ｄ−２０Ｄの線に沿って見た概念的な断面図である。
図２０Ａ〜２０Ｃに図説した構造を得るために覆っている層の残存部分を除去するために、一つ以上のエッチングステップを用いることができる。例えば、エッチングは、修正されたスペーサー382aを除去するために用いることができ、別のエッチング段階を酸化ケイ素の縞214およびアモルファスシリコンの縞212、ならびに第二ハードマスク層160の残存部分を除去するために用いることができる。あるいは、一つのエッチングステップで一度に上方の全ての層をCMP工程、スパッタエッチング、乾式エッチング、反応性イオンエッチング、または、層170および層110の物質以外の全てを除去することができる任意の化学物質もしくは工程により、除去することができる。図説されている実施形態では、層110の上のカーボングリッドを残して、層160が図２０で完全に除去されている。ある実施形態において、覆っている層の残存部分は基板のエッチングの間に消費される結果、これらの層を除くためのさらに別個のステップが必要ない。
この実施形態において、カーボングリッドは、少し長方形の形をしている穴をあけられている。ある実施例においては、構成物の形は正方形である、つまり、構成物の縦と横の大きさがほぼ同じである。好ましくは、構成物は、約60ナノメートル未満の第一の幅と、第一の幅の10倍未満の第一の縦の長さを有する。従って、好ましい実施形態は、連続性のラインよりもむしろ、分離された構成物を形成する。ある大きさのパターンのピッチマルチプリケーションによって、ピッチマルチプリケーションをされたラインが得られるが、交差しているパターンのピッチマルチプリケーションは、小さく、密集していて、分離された構成物である。従って、縦の長さが、構成物の幅の何倍も長くない構成物は、ライン（例えば、その幅の何千倍もの長さがあることもある）とは異なる。好ましい実施形態は、正方形に近い形をしたものよりも、少し長細くした形である。
構成物は、好ましくは、約60nm未満の間隔をあけられている。好ましい実施形態では、分離された構成物がそれぞれ縦約50nmで横約60nmの大きさを有する長方形の設置面積を有する。他の好ましい実施形態では、分離された構成物が縦約50nmで横約50nmの大きさを有する正方形の設置面積を有する。
図２１Ａは、孔412のパターンが第三暫定層170中に基板110まで延長され、第三暫定層170が除去され、孔が導電物質420で満たされた後の図２０Ｃの構造を示している。導電物質420は、好ましくは、基板の穴を満たしていて、図説したように、連続的にあふれている層を形成するためにあふれさせる。導電物質420は、任意の電気的導電体もしくは半導体物質とすることができる。好ましい実施形態においては、導電物質420はドープされたポリシリコンである。ある実施形態では、導電物質420はタングステン、銅、またはアルミニウムのような導電性の金属である。導電物質420は、たいてい、複数の副層を含む。例えば、チタン接着層、金属窒化物障壁層、および金属充填層は全て組み合わせて用いることができる。
図２１Ｂは、あふれている導電物質をエッチングした後の図２１Ａの構造を示す。好ましくは、あふれている物質は、CMP工程で除去される。ある実施形態では、ハードマスク層（図示せず）は、CMP停止層として機能させるために、第三暫定層170と基板110の間にデポジションさせることができる。ある実施形態では、あふれている物質を除去するために、RIEもしくはスパッタエッチングを用いることができる。
連続的なあふれている導電物質420の層を除去した後、導電物質の一部は、密集して、かつ／または、規則的に間隔があいている、分離した接点422を形成する。好ましい接点は、150nm未満の幅のピッチを有する。さらに好ましくは、このような接点422は約100nm以下の幅のピッチである。ある好ましい実施形態において、図説された基板の格子（層170のカーボングリッドからパターニングされる）は、接点422を相互に分離する絶縁体を提供する。ある実施形態では、孔412はパターニングに用いられる可能性があり、あるいは、スタッドキャパシタのポスト（post）、トレンチキャパシタ、および／または、トランジスタのポストなどの他の分離した構成物を形成することができる。
いくつかの実施形態では、孔は半導体からなる構成物をパターニングするために用いることができる。これらの構成物は、マスク層の下の単結晶シリコン層の部分を露出する可能性があるマスクの孔の選択エピタキシーにより構成することができる。構成物は、下方に存在する層のソース部分（図示せず）と分離した構成物の一部であるドレインをつなぐ、縦方向を取り囲むゲートトランジスタとすることができる。従って、孔はその中にソース部分とドレインをつなぐチャネルを有する可能性があり、または、ソース部分とドレインをつなぐチャネルとして機能する可能性もある。
図説した実施形態では、前述のとおり、接点422は孔412の基板110までの延長となる。先に詳しく説明したように、それぞれの接点422の大きさは、有利なことに、スペーサー182を用いて形成されるスペーサーパターンの解像度により部分的に決定され、スペーサー382を用いて形成されるスペーサーパターンの解像度により、部分的に決定される。いくつかの実施形態では、接点は対称な四角い部分である。ある実施形態では、接点は接するように設計された構成物に対応する形状にされている。
その他のいくつかの実施形態では、修正された層170（基板110を覆っている、孔のあるカーボングリッド）を、孔412が下方に存在する基板層110に拡長される前に、直接、導電性物質で満たすことができる。この実施形態では、ハードマスク層160をCMP停止層として機能させるために適切な部分に残存させることができる。ハードマスク層160が、下方に存在する修正された暫定層170にも存在する規則的な孔と同じパターンを含む機械的なCMP停止層として機能するため、CMP工程を用いると効果的である。いくつかの実施形態では、このエッチング停止障壁を二回使用することができる：CMPエッチングを停止させるため（修正されたスペーサー382aの残存部分、酸化ケイ素の縞214、アモルファスシリコンの縞212、および、第二ハードマスク層160を除去するために用いられる）に一回；暫定層170の孔を満たした、あふれている導電性物質のエッチングを停止するために一回。
一度、カーボングリッドが導電性物質で満たされると、独立して立っている導電性の接点422を残すために、修正された層170のカーボングリッドを除去することができる。接点の間のスペースは、その後、酸化物などの絶縁物質で満たすことができる（図示せず）。ある実施形態では、修正した層170のパターンは、まず、基板層110（ILDなど）まで延長され、その後、下の層に、接点が形成される。
いくつかの実施形態では、孔412（基板110まで延長されているか、もしくは、覆っている層にある）は、金属などの電気的導電性物質を収容するように構成される。さらに、集積回路を形成するために用いられるとき、孔412は、好ましくは、トランジスタのソース部分などの下方に存在する構成物と覆っている層にある他の部分（例えば、ビットライン）を接続する、電気的に導電性の接点を形成することができる位置に存在する。
ある実施形態では、接点422は異なる構造を有するものとすることができる。例えば、構成物は、接点422に図説したものよりも鋭くないように構成された角を有するものとすることができる。さらに、接点422の比率、形、間隔、高さ、幅、および、輪郭は、図２２で図説したものと異なるものとすることができる。
ある実施形態では、接点422はポリシリコンプラグである。有利な実施形態では、接点422はメモリ配列を接続する構成要素である。しかしながら、かかる接点は、任意の電気デバイスの部分もしくは構成要素と、任意の他の電気デバイスもしくは構成要素を接続することができる。
図１８〜２１を参照しながら、先に図説した方法の第三段階は、二つの方向に規則的に開けられた、小さい、密に配列された孔を有するマスク物質の格子を形成するのに図１７に図示した交差した縞構造を用いた。このマスクの孔、もしくは、マスクを通して下方に存在する層にエッチングされた孔は、その後、図２１に図示したように、格子に小さく密に間隔を開けられた構成物を形成するために、物質で満たすことができる。当業者は、当然、孔の密なパターンを有するマスクを用いる他の適用例を理解することができる。
図１７に図説したように、別々の層に異なるパターンを有するマスクを、下方に存在する層と基板の両方から遮蔽することができる。図１８〜２１は、二つの重ねあわせたパターンから結合したパターンまたはマスクを効果的に構成するために、二つのパターンを一緒にするかもしくは統合する一つの方法を示す。次の図は、二つのパターンが交差する構成物もしくはパターンを有する場合に特に有効であるパターン統合の更なる実施形態を示す。
〔第四段階〕
第四段階として、好ましい実施形態および図２２〜２８に従った方法の第三段階の代わりに、図１７に示した交差した縞構造は、二つの方向に規則的に形成された、小さい、密に配列されたマスク構成物（独立して立っている支柱もしくはポスト（pillars or posts））を形成するために用いられる。特に、図１７および２２〜２５は、このような分離したマスク構成物を形成するための一つの方法を示す。図１７および２６〜２８は、第三段階および第四段階の代わりとなる、分離したマスク構成物を形成するための他の方法を示すことに注意されたい。
図２２〜２５は、小さい、密に配列され、かつ／または、等間隔の間をあけた支柱を有利に構成するために、図１７の構造に関連して用いられる工程のフローを図説する。この段階におけるエッチングの順番の例は次のとおりである：1)縞状の物質の一つ（アモルファスシリコンなど）の曝露されている部分の除去であるが、曝露されている他の物質（二酸化ケイ素など）を損なわずに残すステップ；2)スペーサー、他の縞状の物質、および、ハードマスク層の曝露されている部分の除去（三つがすべて同じ物質で構成されている場合には、一回のエッチングステップで行うこともできる）；3)残っているパターン（すなわち、アモルファスシリコンの島のマスク）の、独立して立っているマスク支柱もしくはポストを構成するための下方に存在する層への拡張。
図２２Ａ〜２２Ｄは、縞212の暴露された部分が除去され三層になった曝露された層（スペーサー382、縞214、および、層160が全て曝露されている）が残された後の図１７の構造を示している。図２２Ａは、表面の概念的な平面図を示す。図２２Ｂは、図２２Ａの２２Ｂ−２２Ｂの線に沿って見た概念的な断面図である。図２２Ｃは、図２２Ｂの２２Ｃ−２２Ｃの線に沿って見た概念的な断面図である。図２２Ｄは、図２２Ｂの２２Ｄ−２２Ｄの線に沿って見た概念的な断面図である。
縞212の部分が例えばアモルファスシリコンで構成されている場合に、縞212の暴露された部分を選択的に除去するために、HBr/Cl2エッチング物質を用いることができる。
図２２Ａは、曝露される可能性がある三つの異なる酸化ケイ素層の部分のいくつかの実施形態を図説する；スペーサー382、縞214、および、第二ハードマスク層160のそれぞれは二酸化ケイ素で形成することができる。これら分離した層の物質は、三つの層（160、214、および382）を図中で識別できるように、様々な太さの点描で描写した。他の実施形態では、第二ハードマスク層160は、前述のとおり、DARC物質で構成される。
図２３Ａ〜２３Ｂは、選択的エッチングで、図２２Ａに描写した、新たに曝露された島もしくはキャップ（例えば、アモルファスシリコンで構成される）によってマスクされていない、様々な酸化物の構成物の全ての部分を除去した後の図２２の構造を示す。このエッチングステップは下方に存在する層（例えば、アモルファスカーボンで構成される）の部分を露出させる。図２３Ａは、表面の概念的な平面図を示す。図２３Ｂは、図２３Ａの２３Ｂ−２３Ｂの線に沿って見た概念的な断面図である。
それぞれが同じ物質（好ましい実施形態での二酸化ケイ素など）からなる場合、スペーサー382、縞214の残存している部分、および、第二ハードマスク層160の保護されていない部分の全てを一つのエッチングステップによって除去することができる。その他には、これらの個々の物質を除去するのに別個のエッチングステップを用いることもできる。例えば、一つのエッチングステップでスペーサー382を、キャップ432の物質（例えばケイ素で構成されている）から選択的に除去することができる。スペーサー382がもはやそれらの部分を保護しなくなれば、縞214の新しく露出された部分を、その後除去することができる。その後で、アモルファスシリコンの島もしくはキャップ432で保護されていないハードマスク層部分を除去することができる。
図２４Ａ〜２４Ｂは、図２３の島のパターンを下方に存在する層へ拡張する異方性エッチングステップ、アモルファスシリコンのキャップ432で保護された立柱430を残存させるステップの後の図２３の構造を示す。図２４Ａは、表面の概念的な平面図を示す。図２４Ｂは、図２４Ａの２４Ｂ−２４Ｂの線に沿って見た概念的な断面図である。
エッチングステップで、アモルファスシリコンキャップ432でマスクされていない第三暫定層170（好ましくはアモルファスカーボンで構成される）の部分を除去する。アモルファスシリコンキャップ432は、第二暫定層150で構成されている縞212の残存部分を含む。キャップ432は、キャップ432の下に位置するカラムの物質を保護する。従って、キャップ432は、密に配列され、かつ／または、等間隔の間をあけている可能性がある小さい保護的マスキングアイランドのパターンを構成し、構造の島ではない部分（non-island portions）を決定する覆っている交差するパターンによって作ることができる。キャップ432および結果として得られた支柱430は、密に配列され、かつ／または、等間隔の間をあけたものとすることができる。図２４Ｂは、支柱430の断面図であり、それぞれの方向で、どのように支柱（好ましくは、修正されている層170から基板110まで延長されている）がスペーサー434に取り巻かれているのかを明らかにしている。この点から、修正された層170に存在するパターンは、基板110へとスペーサー434を下に拡張することによって、さらに基板110まで延長することができる。つまり、修正された層170を基板110の支柱や島を形成するためのマスクとして用いることができる。
図２５Ａ〜２５Ｂは、修正されたマスク支柱430aを構成するために、アモルファスシリコンエッチングでアモルファスシリコンキャップ432を支柱430から除去した後の図２４の構造を示す。その他に、CMP工程はアモルファスシリコンキャップ432を除去するのに用いることができる。
ある実施例では、支柱やポストは半導体材料で構成される。好ましくは、カーボンの支柱が下方に存在する半導体基板のケイ素の支柱をエッチングするためのマスクとして用いられる。その他の実施形態では、カーボン層170を省略することができ、孔を、直接、シリコウエハーもしくは覆っているエピタキシャル層である可能性がある基板110に形成することができる。前述のとおり、半導体の支柱は、下方に存在する層のソース部分と支柱の上部にあるドレインを接続する、縦に取り囲まれたゲートトランジスタを含むことができる。従って、支柱もしくはポストは、その中にソース部分とドレインをつなぐチャネルを有することができ、または、ソース部分とドレインをつなぐチャネルとして機能することもできる。
好ましい実施形態および図２２〜２５に従った、その他の方法の第四段階では、図１７に描写した交差している縞状の構造は、二つの方向に規則的に形成された、小さい、密に配列された構成物を形成するために用いた。特に、図１７および２２〜２５はこのような構成物を作るための一つの方法を示している。
〔第五段階〕
図２６〜２８は第五段階を描写しており、第三段階か第四段階のいずれかの代わりとして、マスク支柱を形成するために図１７に示した構造と関連して用いることができ、図２４および２５に描写した方法と同様に有利な方法で高密度かつ／または、等間隔の下方に存在する基板の小さな支柱もしくは島を形成する。この段階におけるエッチングの順番の例は次のとおりである：1)曝露されている全ての物質を除去する非選択性エッチング（スパッタエッチングもしくは反応性イオンエッチング）；2)スペーサーパターンの最終マスキング層を通しての拡張；3)スペーサー物質の除去；4)二つの縞物質のひとつの残存部分の除去；5)支柱もしくは島をエッチングするためのマスクとしての残存している縞状物質の使用。
図２６Ａ〜２６Ｄは、一つ以上のエッチング工程で全ての露出している層から物質を除去し、スペーサーを短くし、続いて、第二ハードマスク層160の一部を露出した後に下方に存在する第三暫定層170の部分を露出した後の図１７の構造を示している。図２６Ａは、表面の概念的な平面図を示す。図２６Ｂは、図２６Ａの２６Ｂ−２６Ｂの線に沿って見た概念的な断面図である。図２６Ｃは、図２６Ｂの２６Ｃ−２６Ｃの線に沿って見た概念的な断面図である。図２６Ｄは、図２６Ｂの２６Ｄ−２６Ｄの線に沿って見た概念的な断面図である。
図１８Ａ〜１８Ｄを参照しながら先に記載したエッチングステップについて、このエッチングは、スペーサー382の大きさを小さくするが、修正されたスペーサー382bは修正されたスペーサー382aよりも短い。さらに、図２３Ａ〜２３Ｄのエッチングとは異なり、図説されたエッチング工程では、下方に存在する第三暫定層170のうちスペーサー382で保護されていない部分のすべてを露出させるために、アモルファスシリコンの縞212に加え二酸化ケイ素の縞214および第二ハードマスク層160の曝露された部分を突き抜けた。従って、スペーサー382の高さは、薄い層は除去するが、厚い層は摩滅させるだけになるように「厚み選択性」（"thickness selective"）エッチングができるようにされる。エッチング工程は厚い層（スペーサー382）が完全に除去する前に停止する。したがって、スペーサー382の一部は、スペーサー382の下に存在している縞パターンをまだ保護している。この効果をもたらすために用いることができるエッチングの一つは、スパッタエッチングもしくは反応性イオンエッチング（RIE）である。反応性イオンエッチングは、選択的であり、縦方向の壁を形成するのに適している。
下方に存在する第三暫定層170の一部が露出された後、図２３および図２４について既に述べたエッチング停止と同様のものを、第三暫定層170の露出された部分を除去し、第三暫定層170にスペーサーパターンを拡張するために、行うことができる。
図２７Ａ〜２７Ｂは、スペーサーパターンを下方に存在する層に拡張した後の図２６の構造を示している。図２７Ｂは、図２７Ａの２７Ｂ−２７Ｂの線に沿って見た概念的な断面図である。図２７Ｃは、図２７Ｂの２７Ｃ−２７Ｃの線に沿って見た概念的な断面図である。図２７Ｄは、図２７Ｂの２７Ｄ−２７Ｄの線に沿って見た概念的な断面図である。
選択的アモルファスカーボンエッチングを、層170のマスクされていない部分を除去するために行うことができ、ラインパターンを層170に拡張し、修正された層170cを形成する。従って、図説されている実施例では、スペーサー382bは、高さが高いカーボンラインを形成するエッチングのためのマスクとして用いられた。
図２８Ａ〜２８Ｂは、修正したスペーサー、さらには、下方に存在する縞状物質およびハードマスク層のマスクされていない部分の残存している部分を除去した後の、図２７の構造を示す。島のパターンは、支柱を形成するために下方に存在するカーボンラインに拡張もされている。図２８Ａは、表面の概念的な平面図を示す。図２８Ｂは、図２８Ａの２８Ｂ−２８Ｂの線に沿って見た概念的な断面図である。
図２８Ａ〜２８Ｂの構造は、図２７Ａ〜２７Ｄの構造から開始する以下の方法によって、完成させることができる。まず、一つ以上のエッチングで、修正したスペーサー382b、縞214および第二ハードマスク層160の曝露された部分を除去できる。それぞれの層が同様の物質（酸化ケイ素など）からなる場合、一つのエッチングステップを用いることができる。その後、他の異方性選択的アモルファスカーボンエッチングを、層170c（すなわちカーボンライン）の新たなマスクされていない部分を取り除き、修正された層170d（すなわちカーボンの支柱）を形成するために行うことができる。図２８Ａ〜２８Ｂに図説した構造は、図２４Ａおよび２４Ｂに図説した構造と類似しており、その後のステップは、図２４Ａおよび２４Ｂについて記載したものと同じである。
好ましい実施形態および図２６〜２８に従った、その他の方法の第五段階では、図１７に描写した交差している縞状の構造は、二つの方向に規則的に形成された、小さい、密に配置された構成物を形成するために用いることができる。
修正された層170aに形成されて図２１Ａ〜２１Ｄに図説された格子と同様の格子状構造を形成するための、その他の方法は、図２４および２５に図説した支柱430を形成し、支柱430の間のスペースをアモルファスカーボンの支柱430に対して選択的にエッチングすることができる物質で満たし、支柱430の上部まで物質を研磨し、支柱430を除去するために選択的エッチングを行う。図２４および２５に図説した構造と同様の支柱構造を形成するための他の方法は、修正された層170aを形成し、孔412を第三暫定層170aに対して選択的にエッチングすることができる物質で満たし、アモルファスカーボン層170aの表面まで物質を研磨し、修正された層170aを除去するために選択的エッチングを行うことである。これらのポジ型およびネガ型の方法を順番に用いると、配列、支柱もしくはポストの付近の部分を除去できるが、格子を配列の近傍部分に形成することができる。
＜実施形態１＞
図２９Ａおよび２９Ｂは、記載された実施形態に従って形成された小さな孔の高密度の配列を例証する走査型電子顕微鏡写真（SEM）である。それらのSEMは、除去可能なハードマスクと248nmもしくは193nmのフォトリソグラフィー工程を用いて処理したときの、100nm未満のピッチを有する孔を示す。
＜実施形態２＞
図３０Ａ〜３０Ｂは、記載された実施形態に従って形成された小さな孔の高密度の配列を例証するSEMである。図３０Ａは、ピッチがおおよそ140nmである場合の構成物の断面図である。図３０Bは、ピッチがおおよそ100nmである場合の構成物の断面図である。これらのSEMは、それぞれ以下のパラメータを用いて形成された配列を示す。
＜実施形態３＞
図３１Ａ〜３１Ｃは、記載された実施形態に従って形成された小さな孔の高密度の配列を例証するSEMである。この例証されたパターンは下方に存在するPSGインシュレータに転写され、ハードマスクはin-situに除去された。ピッチは、図３１Ｂおよび３１Ｃで図説するように、二つの垂直方向に、おおよそ100nmである。図３０Ａ〜３０Ｃに描写された配列は、方向性を持って並べられてはいないが、規則的な波状のパターンにオフセットされている構成物を有する。この波状パターンのために、孔は、正方形もしくは長方形ではないことがあるが、その代わりに台形に似ている。さらに、縦方向の壁は完全に垂直ではなく、完全な縦方向でもない。図説したように、本明細書で開示された発明には、様々な実施形態および構成が含まれる。
＜実施形態４＞
図３２は、格子状の小さな孔の高密度の配列のSEMである。この図は斜視図である。
＜実施形態５＞
図３３Ａ〜３３Ｂは、記載された実施形態に従って形成された、小さな高密度の支柱もしくはポストの配列のSEMである。この例証されたパターンはPSGインシュレータに転写され、ハードマスクはin-situに除去された。これらのSEMでは、ピッチは、二つの方向に、おおよそ100nmである。
本明細書で考察している原則や利点は、二つ以上のマスクパターンを交差した構成物に並置して、孔や支柱などの回路構成物を形成するために結合する場合の様々な状況に適用される。
従って、当業者は、本発明の範囲から逸脱することなく、上記の方法や構造に対して、様々なその他の省略、付加および修正を行うことができる。これらの全ての修正や変更は、添付の請求項で明確にしているように、本発明の範囲に含まれる。
発明を限定するものではなく、単に発明を図説するためのものである、好ましい実施形態についての詳細な説明と、添付の図面から、本発明をよく理解することができる。
図１Ａ〜１Ｆは、先に述べた従来のピッチマルチプリケーションによって形成されたマスクラインの断面の概要の図である。 図１Ａ〜１Ｆは、先に述べた従来のピッチマルチプリケーションによって形成されたマスクラインの断面の概要の図である。 図１Ａ〜１Ｆは、先に述べた従来のピッチマルチプリケーションによって形成されたマスクラインの断面の概要の図である。 図１Ａ〜１Ｆは、先に述べた従来のピッチマルチプリケーションによって形成されたマスクラインの断面の概要の図である。 図１Ａ〜１Ｆは、先に述べた従来のピッチマルチプリケーションによって形成されたマスクラインの断面の概要の図である。 図１Ａ〜１Ｆは、先に述べた従来のピッチマルチプリケーションによって形成されたマスクラインの断面の概要の図である。 図２は、集積回路の形成に用いられるマスキング層と基板層の断面の概要の図である。 図３は、第一レジスト層をフォトリソグラフィーパターニングした後の図２の構造を示す。 図４は、エッチングによって図３のパターンの構成物の大きさが小さくされた後の図３の構造を示す。 図５は、図４のパターンを下方に存在する層に拡張した後の、集積回路の形成に用いられるマスキング層と基板層の断面の概要の図である。 図６は、覆っている層が除去された後の図５の構造を示す。 図７は、スペーサー物質の全面的なデポジション後の図６の構造を示す。 図８は、スペーサーエッチング、および、その後のエッチング（下に存在している層中に拡長された、独立して立っているスペーサーのパターンを残すステップ）をした後の図７の構造を示す。 図９は、図８の構造に充填物質を全面的にデポジションした後の構造を示す。 図１０Ａ〜１０Ｄは、スペーサーと充填物質の過剰分を、CMPプロセスもしくはドライエッチングを行って除去した後の図９の構造を示す。図１０Ａは、表面の概念的な平面図を示す。図１０Ｂは、図１０Ａの１０Ｂ−１０Ｂの線に沿って見た概念的な断面図である。図１０Ｃは、図１０Ｂの１０Ｃ−１０Ｃの線に沿って見た概念的な断面図である。図１０Ｄは、図１０Ｂの１０Ｄ−１０Ｄの線に沿って見た概念的な断面図である。 図１０Ａ〜１０Ｄは、スペーサーと充填物質の過剰分を、CMPプロセスもしくはドライエッチングを行って除去した後の図９の構造を示す。図１０Ａは、表面の概念的な平面図を示す。図１０Ｂは、図１０Ａの１０Ｂ−１０Ｂの線に沿って見た概念的な断面図である。図１０Ｃは、図１０Ｂの１０Ｃ−１０Ｃの線に沿って見た概念的な断面図である。図１０Ｄは、図１０Ｂの１０Ｄ−１０Ｄの線に沿って見た概念的な断面図である。 図１０Ａ〜１０Ｄは、スペーサーと充填物質の過剰分を、CMPプロセスもしくはドライエッチングを行って除去した後の図９の構造を示す。図１０Ａは、表面の概念的な平面図を示す。図１０Ｂは、図１０Ａの１０Ｂ−１０Ｂの線に沿って見た概念的な断面図である。図１０Ｃは、図１０Ｂの１０Ｃ−１０Ｃの線に沿って見た概念的な断面図である。図１０Ｄは、図１０Ｂの１０Ｄ−１０Ｄの線に沿って見た概念的な断面図である。 図１０Ａ〜１０Ｄは、スペーサーと充填物質の過剰分を、CMPプロセスもしくはドライエッチングを行って除去した後の図９の構造を示す。図１０Ａは、表面の概念的な平面図を示す。図１０Ｂは、図１０Ａの１０Ｂ−１０Ｂの線に沿って見た概念的な断面図である。図１０Ｃは、図１０Ｂの１０Ｃ−１０Ｃの線に沿って見た概念的な断面図である。図１０Ｄは、図１０Ｂの１０Ｄ−１０Ｄの線に沿って見た概念的な断面図である。 図１１Ａ〜１１Ｄは、複数の新たな層をデポジションした後の図１０の構造を示す。図１１Ａは、表面の概念的な平面図を示す。図１１Ｂは、図１１Ａの１１Ｂ−１１Ｂの線に沿って見た概念的な断面図である。図１１Ｃは、図１１Ｂの１１Ｃ−１１Ｃの線に沿って見た概念的な断面図である。図１１Ｄは、図１１Ｂの１１Ｄ−１１Ｄの線に沿って見た概念的な断面図である。 図１１Ａ〜１１Ｄは、複数の新たな層をデポジションした後の図１０の構造を示す。図１１Ａは、表面の概念的な平面図を示す。図１１Ｂは、図１１Ａの１１Ｂ−１１Ｂの線に沿って見た概念的な断面図である。図１１Ｃは、図１１Ｂの１１Ｃ−１１Ｃの線に沿って見た概念的な断面図である。図１１Ｄは、図１１Ｂの１１Ｄ−１１Ｄの線に沿って見た概念的な断面図である。 図１１Ａ〜１１Ｄは、複数の新たな層をデポジションした後の図１０の構造を示す。図１１Ａは、表面の概念的な平面図を示す。図１１Ｂは、図１１Ａの１１Ｂ−１１Ｂの線に沿って見た概念的な断面図である。図１１Ｃは、図１１Ｂの１１Ｃ−１１Ｃの線に沿って見た概念的な断面図である。図１１Ｄは、図１１Ｂの１１Ｄ−１１Ｄの線に沿って見た概念的な断面図である。 図１１Ａ〜１１Ｄは、複数の新たな層をデポジションした後の図１０の構造を示す。図１１Ａは、表面の概念的な平面図を示す。図１１Ｂは、図１１Ａの１１Ｂ−１１Ｂの線に沿って見た概念的な断面図である。図１１Ｃは、図１１Ｂの１１Ｃ−１１Ｃの線に沿って見た概念的な断面図である。図１１Ｄは、図１１Ｂの１１Ｄ−１１Ｄの線に沿って見た概念的な断面図である。 図１２Ａ〜１２Ｄは、第二レジスト層のフォトリソグラフィーによるパターニング後の図１１の構造を示す。図１２Ａは、表面の概念的な平面図を示す。図１２Ｂは、図１２Ａの１２Ｂ−１２Ｂの線に沿って見た概念的な断面図である。図１２Ｃは、図１２Ｂの１２Ｃ−１２Ｃの線に沿って見た概念的な断面図である。図１２Ｄは、図１２Ｂの１２Ｄ−１２Ｄの線に沿って見た概念的な断面図である。 図１２Ａ〜１２Ｄは、第二レジスト層のフォトリソグラフィーによるパターニング後の図１１の構造を示す。図１２Ａは、表面の概念的な平面図を示す。図１２Ｂは、図１２Ａの１２Ｂ−１２Ｂの線に沿って見た概念的な断面図である。図１２Ｃは、図１２Ｂの１２Ｃ−１２Ｃの線に沿って見た概念的な断面図である。図１２Ｄは、図１２Ｂの１２Ｄ−１２Ｄの線に沿って見た概念的な断面図である。 図１２Ａ〜１２Ｄは、第二レジスト層のフォトリソグラフィーによるパターニング後の図１１の構造を示す。図１２Ａは、表面の概念的な平面図を示す。図１２Ｂは、図１２Ａの１２Ｂ−１２Ｂの線に沿って見た概念的な断面図である。図１２Ｃは、図１２Ｂの１２Ｃ−１２Ｃの線に沿って見た概念的な断面図である。図１２Ｄは、図１２Ｂの１２Ｄ−１２Ｄの線に沿って見た概念的な断面図である。 図１２Ａ〜１２Ｄは、第二レジスト層のフォトリソグラフィーによるパターニング後の図１１の構造を示す。図１２Ａは、表面の概念的な平面図を示す。図１２Ｂは、図１２Ａの１２Ｂ−１２Ｂの線に沿って見た概念的な断面図である。図１２Ｃは、図１２Ｂの１２Ｃ−１２Ｃの線に沿って見た概念的な断面図である。図１２Ｄは、図１２Ｂの１２Ｄ−１２Ｄの線に沿って見た概念的な断面図である。 図１３Ａ〜１３Ｄは、エッチングによって図１２のパターン中の構成物の大きさが縮小された後の図１２の構造を示す。図１３Ａは、表面の概念的な平面図を示す。図１３Ｂは、図１３Ａの１３Ｂ−１３Ｂの線に沿って見た概念的な断面図である。図１３Ｃは、図１３Ｂの１３Ｃ−１３Ｃの線に沿って見た概念的な断面図である。図１３Ｄは、図１３Ｂの１３Ｄ−１３Ｄの線に沿って見た概念的な断面図である。 図１３Ａ〜１３Ｄは、エッチングによって図１２のパターン中の構成物の大きさが縮小された後の図１２の構造を示す。図１３Ａは、表面の概念的な平面図を示す。図１３Ｂは、図１３Ａの１３Ｂ−１３Ｂの線に沿って見た概念的な断面図である。図１３Ｃは、図１３Ｂの１３Ｃ−１３Ｃの線に沿って見た概念的な断面図である。図１３Ｄは、図１３Ｂの１３Ｄ−１３Ｄの線に沿って見た概念的な断面図である。 図１３Ａ〜１３Ｄは、エッチングによって図１２のパターン中の構成物の大きさが縮小された後の図１２の構造を示す。図１３Ａは、表面の概念的な平面図を示す。図１３Ｂは、図１３Ａの１３Ｂ−１３Ｂの線に沿って見た概念的な断面図である。図１３Ｃは、図１３Ｂの１３Ｃ−１３Ｃの線に沿って見た概念的な断面図である。図１３Ｄは、図１３Ｂの１３Ｄ−１３Ｄの線に沿って見た概念的な断面図である。 図１３Ａ〜１３Ｄは、エッチングによって図１２のパターン中の構成物の大きさが縮小された後の図１２の構造を示す。図１３Ａは、表面の概念的な平面図を示す。図１３Ｂは、図１３Ａの１３Ｂ−１３Ｂの線に沿って見た概念的な断面図である。図１３Ｃは、図１３Ｂの１３Ｃ−１３Ｃの線に沿って見た概念的な断面図である。図１３Ｄは、図１３Ｂの１３Ｄ−１３Ｄの線に沿って見た概念的な断面図である。 図１４Ａ〜１４Ｄは、交差している下方に存在するパターンを部分的に露出するために、図１３Ａ〜１３Ｄの構成物のパターンを下方に存在する層に拡張した後の図１３の構造を示す。図１４Ａは、表面の概念的な平面図を示す。図１４Ｂは、図１４Ａの１４Ｂ−１４Ｂの線に沿って見た概念的な断面図である。図１４Ｃは、図１４Ｂの１４Ｃ−１４Ｃの線に沿って見た概念的な断面図である。図１４Ｄは、図１４Ｂの１４Ｄ−１４Ｄの線に沿って見た概念的な断面図である。 図１４Ａ〜１４Ｄは、交差している下方に存在するパターンを部分的に露出するために、図１３Ａ〜１３Ｄの構成物のパターンを下方に存在する層に拡張した後の図１３の構造を示す。図１４Ａは、表面の概念的な平面図を示す。図１４Ｂは、図１４Ａの１４Ｂ−１４Ｂの線に沿って見た概念的な断面図である。図１４Ｃは、図１４Ｂの１４Ｃ−１４Ｃの線に沿って見た概念的な断面図である。図１４Ｄは、図１４Ｂの１４Ｄ−１４Ｄの線に沿って見た概念的な断面図である。 図１４Ａ〜１４Ｄは、交差している下方に存在するパターンを部分的に露出するために、図１３Ａ〜１３Ｄの構成物のパターンを下方に存在する層に拡張した後の図１３の構造を示す。図１４Ａは、表面の概念的な平面図を示す。図１４Ｂは、図１４Ａの１４Ｂ−１４Ｂの線に沿って見た概念的な断面図である。図１４Ｃは、図１４Ｂの１４Ｃ−１４Ｃの線に沿って見た概念的な断面図である。図１４Ｄは、図１４Ｂの１４Ｄ−１４Ｄの線に沿って見た概念的な断面図である。 図１４Ａ〜１４Ｄは、交差している下方に存在するパターンを部分的に露出するために、図１３Ａ〜１３Ｄの構成物のパターンを下方に存在する層に拡張した後の図１３の構造を示す。図１４Ａは、表面の概念的な平面図を示す。図１４Ｂは、図１４Ａの１４Ｂ−１４Ｂの線に沿って見た概念的な断面図である。図１４Ｃは、図１４Ｂの１４Ｃ−１４Ｃの線に沿って見た概念的な断面図である。図１４Ｄは、図１４Ｂの１４Ｄ−１４Ｄの線に沿って見た概念的な断面図である。 図１５Ａ〜１５Ｄは、覆っている層が除去された後の図１４の構造を示す。図１５Ａは、表面の概念的な平面図を示す。図１５Ｂは、図１５Ａの１５Ｂ−１５Ｂの線に沿って見た概念的な断面図である。図１５Ｃは、図１５Ｂの１５Ｃ−１５Ｃの線に沿って見た概念的な断面図である。図１５Ｄは、図１５Ｂの１５Ｄ−１５Ｄの線に沿って見た概念的な断面図である。 図１５Ａ〜１５Ｄは、覆っている層が除去された後の図１４の構造を示す。図１５Ａは、表面の概念的な平面図を示す。図１５Ｂは、図１５Ａの１５Ｂ−１５Ｂの線に沿って見た概念的な断面図である。図１５Ｃは、図１５Ｂの１５Ｃ−１５Ｃの線に沿って見た概念的な断面図である。図１５Ｄは、図１５Ｂの１５Ｄ−１５Ｄの線に沿って見た概念的な断面図である。 図１５Ａ〜１５Ｄは、覆っている層が除去された後の図１４の構造を示す。図１５Ａは、表面の概念的な平面図を示す。図１５Ｂは、図１５Ａの１５Ｂ−１５Ｂの線に沿って見た概念的な断面図である。図１５Ｃは、図１５Ｂの１５Ｃ−１５Ｃの線に沿って見た概念的な断面図である。図１５Ｄは、図１５Ｂの１５Ｄ−１５Ｄの線に沿って見た概念的な断面図である。 図１５Ａ〜１５Ｄは、覆っている層が除去された後の図１４の構造を示す。図１５Ａは、表面の概念的な平面図を示す。図１５Ｂは、図１５Ａの１５Ｂ−１５Ｂの線に沿って見た概念的な断面図である。図１５Ｃは、図１５Ｂの１５Ｃ−１５Ｃの線に沿って見た概念的な断面図である。図１５Ｄは、図１５Ｂの１５Ｄ−１５Ｄの線に沿って見た概念的な断面図である。 図１６Ａ〜１６Ｄは、スペーサー物質を全面的にデポジションした後の、図１５の構造を示す。図１６Ａは、表面の概念的な平面図を示す。図１６Ｂは、図１６Ａの１６Ｂ−１６Ｂの線に沿って見た概念的な断面図である。図１６Ｃは、図１６Ｂの１６Ｃ−１６Ｃの線に沿って見た概念的な断面図である。図１６Ｄは、図１６Ｂの１６Ｄ−１６Ｄの線に沿って見た概念的な断面図である。 図１６Ａ〜１６Ｄは、スペーサー物質を全面的にデポジションした後の、図１５の構造を示す。図１６Ａは、表面の概念的な平面図を示す。図１６Ｂは、図１６Ａの１６Ｂ−１６Ｂの線に沿って見た概念的な断面図である。図１６Ｃは、図１６Ｂの１６Ｃ−１６Ｃの線に沿って見た概念的な断面図である。図１６Ｄは、図１６Ｂの１６Ｄ−１６Ｄの線に沿って見た概念的な断面図である。 図１６Ａ〜１６Ｄは、スペーサー物質を全面的にデポジションした後の、図１５の構造を示す。図１６Ａは、表面の概念的な平面図を示す。図１６Ｂは、図１６Ａの１６Ｂ−１６Ｂの線に沿って見た概念的な断面図である。図１６Ｃは、図１６Ｂの１６Ｃ−１６Ｃの線に沿って見た概念的な断面図である。図１６Ｄは、図１６Ｂの１６Ｄ−１６Ｄの線に沿って見た概念的な断面図である。 図１６Ａ〜１６Ｄは、スペーサー物質を全面的にデポジションした後の、図１５の構造を示す。図１６Ａは、表面の概念的な平面図を示す。図１６Ｂは、図１６Ａの１６Ｂ−１６Ｂの線に沿って見た概念的な断面図である。図１６Ｃは、図１６Ｂの１６Ｃ−１６Ｃの線に沿って見た概念的な断面図である。図１６Ｄは、図１６Ｂの１６Ｄ−１６Ｄの線に沿って見た概念的な断面図である。 図１７Ａ〜１７Ｄは、スペーサーエッチング、および、その後のエッチング（マンドレルを除去する）の後で、独立して立っているスペーサーのパターン（下方に存在するパターンに直角）を残している、図１６の構造を示す。図１７Ａは、表面の概念的な平面図を示す。図１７Ｂは、図１７Ａの１７Ｂ−１７Ｂの線に沿って見た概念的な断面図である。図１７Ｃは、図１７Ｂの１７Ｃ−１７Ｃの線に沿って見た概念的な断面図である。図１７Ｄは、図１７Ｂの１７Ｄ−１７Ｄの線に沿って見た概念的な断面図である。 図１７Ａ〜１７Ｄは、スペーサーエッチング、および、その後のエッチング（マンドレルを除去する）の後で、独立して立っているスペーサーのパターン（下方に存在するパターンに直角）を残している、図１６の構造を示す。図１７Ａは、表面の概念的な平面図を示す。図１７Ｂは、図１７Ａの１７Ｂ−１７Ｂの線に沿って見た概念的な断面図である。図１７Ｃは、図１７Ｂの１７Ｃ−１７Ｃの線に沿って見た概念的な断面図である。図１７Ｄは、図１７Ｂの１７Ｄ−１７Ｄの線に沿って見た概念的な断面図である。 図１７Ａ〜１７Ｄは、スペーサーエッチング、および、その後のエッチング（マンドレルを除去する）の後で、独立して立っているスペーサーのパターン（下方に存在するパターンに直角）を残している、図１６の構造を示す。図１７Ａは、表面の概念的な平面図を示す。図１７Ｂは、図１７Ａの１７Ｂ−１７Ｂの線に沿って見た概念的な断面図である。図１７Ｃは、図１７Ｂの１７Ｃ−１７Ｃの線に沿って見た概念的な断面図である。図１７Ｄは、図１７Ｂの１７Ｄ−１７Ｄの線に沿って見た概念的な断面図である。 図１７Ａ〜１７Ｄは、スペーサーエッチング、および、その後のエッチング（マンドレルを除去する）の後で、独立して立っているスペーサーのパターン（下方に存在するパターンに直角）を残している、図１６の構造を示す。図１７Ａは、表面の概念的な平面図を示す。図１７Ｂは、図１７Ａの１７Ｂ−１７Ｂの線に沿って見た概念的な断面図である。図１７Ｃは、図１７Ｂの１７Ｃ−１７Ｃの線に沿って見た概念的な断面図である。図１７Ｄは、図１７Ｂの１７Ｄ−１７Ｄの線に沿って見た概念的な断面図である。 図１８〜２０は、図１７の構造に関連して、有利な方法で高密度に間隔をあけた小さな孔を有するマスク格子を形成するための工程の流れを図説する。 図１８Ａ〜１８Ｅは、いくつかの層の曝露された部分を、下に存在しているパターンの曝露された部分の縞状物質の一つをほとんど損なうことなく、エッチング（例えば二酸化ケイ素エッチング）で除去した後の図１７の構造を示す。図１８Ａは、表面の概念的な平面図を示す。図１８Ｂは、図１８Ａの１８Ｂ−１８Ｂの線に沿って見た概念的な断面図である。図１８Ｃは、図１８Ａおよび図１８Ｂの１８Ｃ−１８Ｃの線に沿って見た概念的な断面図である。図１８Ｄは、図１８Ａおよび図１８Ｂの１８Ｄ−１８Ｄの線に沿って見た概念的な断面図である。図１８Ｅは、図１８Ａの１８Ｅ−１８Ｅの線に沿って見た概念的な断面図である。 図１８〜２０は、図１７の構造に関連して、有利な方法で高密度に間隔をあけた小さな孔を有するマスク格子を形成するための工程の流れを図説する。 図１８Ａ〜１８Ｅは、いくつかの層の曝露された部分を、下に存在しているパターンの曝露された部分の縞状物質の一つをほとんど損なうことなく、エッチング（例えば二酸化ケイ素エッチング）で除去した後の図１７の構造を示す。図１８Ａは、表面の概念的な平面図を示す。図１８Ｂは、図１８Ａの１８Ｂ−１８Ｂの線に沿って見た概念的な断面図である。図１８Ｃは、図１８Ａおよび図１８Ｂの１８Ｃ−１８Ｃの線に沿って見た概念的な断面図である。図１８Ｄは、図１８Ａおよび図１８Ｂの１８Ｄ−１８Ｄの線に沿って見た概念的な断面図である。図１８Ｅは、図１８Ａの１８Ｅ−１８Ｅの線に沿って見た概念的な断面図である。 図１８〜２０は、図１７の構造に関連して、有利な方法で高密度に間隔をあけた小さな孔を有するマスク格子を形成するための工程の流れを図説する。 図１８Ａ〜１８Ｅは、いくつかの層の曝露された部分を、下に存在しているパターンの曝露された部分の縞状物質の一つをほとんど損なうことなく、エッチング（例えば二酸化ケイ素エッチング）で除去した後の図１７の構造を示す。図１８Ａは、表面の概念的な平面図を示す。図１８Ｂは、図１８Ａの１８Ｂ−１８Ｂの線に沿って見た概念的な断面図である。図１８Ｃは、図１８Ａおよび図１８Ｂの１８Ｃ−１８Ｃの線に沿って見た概念的な断面図である。図１８Ｄは、図１８Ａおよび図１８Ｂの１８Ｄ−１８Ｄの線に沿って見た概念的な断面図である。図１８Ｅは、図１８Ａの１８Ｅ−１８Ｅの線に沿って見た概念的な断面図である。 図１８〜２０は、図１７の構造に関連して、有利な方法で高密度に間隔をあけた小さな孔を有するマスク格子を形成するための工程の流れを図説する。 図１８Ａ〜１８Ｅは、いくつかの層の曝露された部分を、下に存在しているパターンの曝露された部分の縞状物質の一つをほとんど損なうことなく、エッチング（例えば二酸化ケイ素エッチング）で除去した後の図１７の構造を示す。図１８Ａは、表面の概念的な平面図を示す。図１８Ｂは、図１８Ａの１８Ｂ−１８Ｂの線に沿って見た概念的な断面図である。図１８Ｃは、図１８Ａおよび図１８Ｂの１８Ｃ−１８Ｃの線に沿って見た概念的な断面図である。図１８Ｄは、図１８Ａおよび図１８Ｂの１８Ｄ−１８Ｄの線に沿って見た概念的な断面図である。図１８Ｅは、図１８Ａの１８Ｅ−１８Ｅの線に沿って見た概念的な断面図である。 図１８〜２０は、図１７の構造に関連して、有利な方法で高密度に間隔をあけた小さな孔を有するマスク格子を形成するための工程の流れを図説する。 図１８Ａ〜１８Ｅは、いくつかの層の曝露された部分を、下に存在しているパターンの曝露された部分の縞状物質の一つをほとんど損なうことなく、エッチング（例えば二酸化ケイ素エッチング）で除去した後の図１７の構造を示す。図１８Ａは、表面の概念的な平面図を示す。図１８Ｂは、図１８Ａの１８Ｂ−１８Ｂの線に沿って見た概念的な断面図である。図１８Ｃは、図１８Ａおよび図１８Ｂの１８Ｃ−１８Ｃの線に沿って見た概念的な断面図である。図１８Ｄは、図１８Ａおよび図１８Ｂの１８Ｄ−１８Ｄの線に沿って見た概念的な断面図である。図１８Ｅは、図１８Ａの１８Ｅ−１８Ｅの線に沿って見た概念的な断面図である。 図１９Ａ〜１９Ｄは、二つの覆っている層を下方に存在するマスク層もしくは暫定層に拡張し、下方に存在する層に孔を形成した後の、図１８の構造を示す。図説した実施形態では、下に存在している暫定層はアモルファスカーボンである。図１９Ａは、表面の概念的な平面図を示す。図１９Ｂは、図１９Ａの１９Ｂ−１９Ｂの線に沿って見た概念的な断面図である。図２０Ｃは、図１９Ｂの１９Ｃ−１９Ｃの線に沿って見た概念的な断面図である。図１９Ｄは、図１９Ｂの１９Ｄ−１９Ｄの線に沿って見た概念的な断面図である。 図１９Ａ〜１９Ｄは、二つの覆っている層を下方に存在するマスク層もしくは暫定層に拡張し、下方に存在する層に孔を形成した後の、図１８の構造を示す。図説した実施形態では、下に存在している暫定層はアモルファスカーボンである。図１９Ａは、表面の概念的な平面図を示す。図１９Ｂは、図１９Ａの１９Ｂ−１９Ｂの線に沿って見た概念的な断面図である。図２０Ｃは、図１９Ｂの１９Ｃ−１９Ｃの線に沿って見た概念的な断面図である。図１９Ｄは、図１９Ｂの１９Ｄ−１９Ｄの線に沿って見た概念的な断面図である。 図１９Ａ〜１９Ｄは、二つの覆っている層を下方に存在するマスク層もしくは暫定層に拡張し、下方に存在する層に孔を形成した後の、図１８の構造を示す。図説した実施形態では、下に存在している暫定層はアモルファスカーボンである。図１９Ａは、表面の概念的な平面図を示す。図１９Ｂは、図１９Ａの１９Ｂ−１９Ｂの線に沿って見た概念的な断面図である。図２０Ｃは、図１９Ｂの１９Ｃ−１９Ｃの線に沿って見た概念的な断面図である。図１９Ｄは、図１９Ｂの１９Ｄ−１９Ｄの線に沿って見た概念的な断面図である。 図１９Ａ〜１９Ｄは、二つの覆っている層を下方に存在するマスク層もしくは暫定層に拡張し、下方に存在する層に孔を形成した後の、図１８の構造を示す。図説した実施形態では、下に存在している暫定層はアモルファスカーボンである。図１９Ａは、表面の概念的な平面図を示す。図１９Ｂは、図１９Ａの１９Ｂ−１９Ｂの線に沿って見た概念的な断面図である。図２０Ｃは、図１９Ｂの１９Ｃ−１９Ｃの線に沿って見た概念的な断面図である。図１９Ｄは、図１９Ｂの１９Ｄ−１９Ｄの線に沿って見た概念的な断面図である。 図２０Ａ〜２０Ｄは、下方の暫定層もしくはマスク（例えばアモルファスカーボン）層の中の孔のパターンを残すために、覆っている層を除去したあとの、図１９の構造を示す。図２０Ａは、表面の概念的な平面図を示す。図２０Ｂは、図２０Ａの２０Ｂ−２０Ｂの線に沿って見た概念的な断面図である。図２０Ｃは、図２０Ａの２０Ｃ−２０Ｃの線に沿って見た概念的な断面図である。図２０Ｄは、図２０Ａの２０Ｄ−２０Ｄの線に沿って見た概念的な断面図である。 図２０Ａ〜２０Ｄは、下方の暫定層もしくはマスク（例えばアモルファスカーボン）層の中の孔のパターンを残すために、覆っている層を除去したあとの、図１９の構造を示す。図２０Ａは、表面の概念的な平面図を示す。図２０Ｂは、図２０Ａの２０Ｂ−２０Ｂの線に沿って見た概念的な断面図である。図２０Ｃは、図２０Ａの２０Ｃ−２０Ｃの線に沿って見た概念的な断面図である。図２０Ｄは、図２０Ａの２０Ｄ−２０Ｄの線に沿って見た概念的な断面図である。 図２０Ａ〜２０Ｄは、下方の暫定層もしくはマスク（例えばアモルファスカーボン）層の中の孔のパターンを残すために、覆っている層を除去したあとの、図１９の構造を示す。図２０Ａは、表面の概念的な平面図を示す。図２０Ｂは、図２０Ａの２０Ｂ−２０Ｂの線に沿って見た概念的な断面図である。図２０Ｃは、図２０Ａの２０Ｃ−２０Ｃの線に沿って見た概念的な断面図である。図２０Ｄは、図２０Ａの２０Ｄ−２０Ｄの線に沿って見た概念的な断面図である。 図２０Ａ〜２０Ｄは、下方の暫定層もしくはマスク（例えばアモルファスカーボン）層の中の孔のパターンを残すために、覆っている層を除去したあとの、図１９の構造を示す。図２０Ａは、表面の概念的な平面図を示す。図２０Ｂは、図２０Ａの２０Ｂ−２０Ｂの線に沿って見た概念的な断面図である。図２０Ｃは、図２０Ａの２０Ｃ−２０Ｃの線に沿って見た概念的な断面図である。図２０Ｄは、図２０Ａの２０Ｄ−２０Ｄの線に沿って見た概念的な断面図である。 図２１Ａは、第三暫定層中の孔のパターンが基板まで延長され、第三暫定層が除去され、孔が導電物質で満たされた後の図２０Ｃの構造を示している。 図２１Ｂは、あふれている導電物質をエッチングして除いた後の図２１Ａの構造を示す。 図２２〜２５は、図１７の構造に関連して、有利な方法で高密度に充填した小さなマスク支柱を形成するための工程の流れを図説する。図２２Ａ〜２２Ｅは、下方に存在するパターンの曝露された部分の縞状物質のひとつをエッチング（例えばアモルファスシリコンエッチング）で除去した後の図１７の構造を示す。図２２Ａは、表面の概念的な平面図を示す。図２２Ｂは、図２２Ａの２２Ｂ−２２Ｂの線に沿って見た概念的な断面図である。図２２Ｃは、図２２Ａおよび図２２Ｂの２２Ｃ−２２Ｃの線に沿って見た概念的な断面図である。図２２Ｄは、図２２Ａおよび図２２Ｂの２２Ｄ−２２Ｄの線に沿って見た概念的な断面図である。図２２Ｅは、図２２Ａの２２Ｅ−２２Ｅの線に沿って見た概念的な断面図である。 図２２〜２５は、図１７の構造に関連して、有利な方法で高密度に充填した小さなマスク支柱を形成するための工程の流れを図説する。図２２Ａ〜２２Ｅは、下方に存在するパターンの曝露された部分の縞状物質のひとつをエッチング（例えばアモルファスシリコンエッチング）で除去した後の図１７の構造を示す。図２２Ａは、表面の概念的な平面図を示す。図２２Ｂは、図２２Ａの２２Ｂ−２２Ｂの線に沿って見た概念的な断面図である。図２２Ｃは、図２２Ａおよび図２２Ｂの２２Ｃ−２２Ｃの線に沿って見た概念的な断面図である。図２２Ｄは、図２２Ａおよび図２２Ｂの２２Ｄ−２２Ｄの線に沿って見た概念的な断面図である。図２２Ｅは、図２２Ａの２２Ｅ−２２Ｅの線に沿って見た概念的な断面図である。 図２２〜２５は、図１７の構造に関連して、有利な方法で高密度に充填した小さなマスク支柱を形成するための工程の流れを図説する。図２２Ａ〜２２Ｅは、下方に存在するパターンの曝露された部分の縞状物質のひとつをエッチング（例えばアモルファスシリコンエッチング）で除去した後の図１７の構造を示す。図２２Ａは、表面の概念的な平面図を示す。図２２Ｂは、図２２Ａの２２Ｂ−２２Ｂの線に沿って見た概念的な断面図である。図２２Ｃは、図２２Ａおよび図２２Ｂの２２Ｃ−２２Ｃの線に沿って見た概念的な断面図である。図２２Ｄは、図２２Ａおよび図２２Ｂの２２Ｄ−２２Ｄの線に沿って見た概念的な断面図である。図２２Ｅは、図２２Ａの２２Ｅ−２２Ｅの線に沿って見た概念的な断面図である。 図２２〜２５は、図１７の構造に関連して、有利な方法で高密度に充填した小さなマスク支柱を形成するための工程の流れを図説する。図２２Ａ〜２２Ｅは、下方に存在するパターンの曝露された部分の縞状物質のひとつをエッチング（例えばアモルファスシリコンエッチング）で除去した後の図１７の構造を示す。図２２Ａは、表面の概念的な平面図を示す。図２２Ｂは、図２２Ａの２２Ｂ−２２Ｂの線に沿って見た概念的な断面図である。図２２Ｃは、図２２Ａおよび図２２Ｂの２２Ｃ−２２Ｃの線に沿って見た概念的な断面図である。図２２Ｄは、図２２Ａおよび図２２Ｂの２２Ｄ−２２Ｄの線に沿って見た概念的な断面図である。図２２Ｅは、図２２Ａの２２Ｅ−２２Ｅの線に沿って見た概念的な断面図である。 図２２〜２５は、図１７の構造に関連して、有利な方法で高密度に充填した小さなマスク支柱を形成するための工程の流れを図説する。図２２Ａ〜２２Ｅは、下方に存在するパターンの曝露された部分の縞状物質のひとつをエッチング（例えばアモルファスシリコンエッチング）で除去した後の図１７の構造を示す。図２２Ａは、表面の概念的な平面図を示す。図２２Ｂは、図２２Ａの２２Ｂ−２２Ｂの線に沿って見た概念的な断面図である。図２２Ｃは、図２２Ａおよび図２２Ｂの２２Ｃ−２２Ｃの線に沿って見た概念的な断面図である。図２２Ｄは、図２２Ａおよび図２２Ｂの２２Ｄ−２２Ｄの線に沿って見た概念的な断面図である。図２２Ｅは、図２２Ａの２２Ｅ−２２Ｅの線に沿って見た概念的な断面図である。 図２３Ａ〜２３Ｂは、下方に存在するマスクもしくは暫定層の部分を露出させるために図２２で曝露された物質部分をエッチングする、選択的エッチング（例えば二酸化ケイ素エッチング）をした後の図２２の構造を示す。図説している実施形態では、下方に存在する暫定層はアモルファスカーボンである。選択的エッチングでは、縞状物質の一つの島（例えば、ケイ素）を除去せず暫定層の上の適切な場所に残存させる。図２３Ａは、表面の概念的な平面図を示す。図２３Ｂは、図２３Ａの２３Ｂ−２３Ｂの線に沿って見た概念的な断面図である。 図２３Ａ〜２３Ｂは、下方に存在するマスクもしくは暫定層の部分を露出させるために図２２で曝露された物質部分をエッチングする、選択的エッチング（例えば二酸化ケイ素エッチング）をした後の図２２の構造を示す。図説している実施形態では、下方に存在する暫定層はアモルファスカーボンである。選択的エッチングでは、縞状物質の一つの島（例えば、ケイ素）を除去せず暫定層の上の適切な場所に残存させる。図２３Ａは、表面の概念的な平面図を示す。図２３Ｂは、図２３Ａの２３Ｂ−２３Ｂの線に沿って見た概念的な断面図である。 図２４Ａ〜２４Ｂは、下方に存在する暫定層の曝露された部分をエッチングした後の図２３の構造を示す。その後、島のパターンは下方に存在する物質に拡張され、シリコンのキャップで保護されている、立っている支柱もしくはポストを残存させる。 図２４Ａ〜２４Ｂは、下方に存在する暫定層の曝露された部分をエッチングした後の図２３の構造を示す。その後、島のパターンは下方に存在する物質に拡張され、シリコンのキャップで保護されている、立っている支柱もしくはポストを残存させる。 図２５Ａ〜２５Ｂは、シリコンエッチングでシリコンキャップを支柱もしくはポストから除去した後の図２４の構造を示す。この支柱は下方に存在する物質のためのマスクとして用いることができる。 図２５Ａ〜２５Ｂは、シリコンエッチングでシリコンキャップを支柱もしくはポストから除去した後の図２４の構造を示す。この支柱は下方に存在する物質のためのマスクとして用いることができる。 図２６〜２７は、図１７に示した構造と関連して用いることができ、有利な方法で高密度かつ／または、等間隔の小さなマスク支柱、ポスト、もしくは島を形成するための別の方法のフローを図説する。図２６Ａ〜２６Ｄは、縞状構造の両方の物質の露出された部分をエッチングして、下方に存在するマスクもしくは暫定層の交差するラインを露出させる非選択的エッチング（例えば、スパッタエッチングもしくは反応性イオンエッチング）を行った後の図１７の構造を示している。図説している実施形態では、下方に存在する暫定層はアモルファスカーボンで構成される。図２６Ａは、表面の概念的な平面図を示す。図２６Ｂは、図２６Ａの２６Ｂ−２６Ｂの線に沿って見た概念的な断面図である。図２６Ｃは、図２６Ｂの２６Ｃ−２６Ｃの線に沿って見た概念的な断面図である。図２６Ｄは、図２６Ｂの２６Ｄ−２６Ｄの線に沿って見た概念的な断面図である。 図２６〜２７は、図１７に示した構造と関連して用いることができ、有利な方法で高密度かつ／または、等間隔の小さなマスク支柱、ポスト、もしくは島を形成するための別の方法のフローを図説する。図２６Ａ〜２６Ｄは、縞状構造の両方の物質の露出された部分をエッチングして、下方に存在するマスクもしくは暫定層の交差するラインを露出させる非選択的エッチング（例えば、スパッタエッチングもしくは反応性イオンエッチング）を行った後の図１７の構造を示している。図説している実施形態では、下方に存在する暫定層はアモルファスカーボンで構成される。図２６Ａは、表面の概念的な平面図を示す。図２６Ｂは、図２６Ａの２６Ｂ−２６Ｂの線に沿って見た概念的な断面図である。図２６Ｃは、図２６Ｂの２６Ｃ−２６Ｃの線に沿って見た概念的な断面図である。図２６Ｄは、図２６Ｂの２６Ｄ−２６Ｄの線に沿って見た概念的な断面図である。 図２６〜２７は、図１７に示した構造と関連して用いることができ、有利な方法で高密度かつ／または、等間隔の小さなマスク支柱、ポスト、もしくは島を形成するための別の方法のフローを図説する。図２６Ａ〜２６Ｄは、縞状構造の両方の物質の露出された部分をエッチングして、下方に存在するマスクもしくは暫定層の交差するラインを露出させる非選択的エッチング（例えば、スパッタエッチングもしくは反応性イオンエッチング）を行った後の図１７の構造を示している。図説している実施形態では、下方に存在する暫定層はアモルファスカーボンで構成される。図２６Ａは、表面の概念的な平面図を示す。図２６Ｂは、図２６Ａの２６Ｂ−２６Ｂの線に沿って見た概念的な断面図である。図２６Ｃは、図２６Ｂの２６Ｃ−２６Ｃの線に沿って見た概念的な断面図である。図２６Ｄは、図２６Ｂの２６Ｄ−２６Ｄの線に沿って見た概念的な断面図である。 図２６〜２７は、図１７に示した構造と関連して用いることができ、有利な方法で高密度かつ／または、等間隔の小さなマスク支柱、ポスト、もしくは島を形成するための別の方法のフローを図説する。図２６Ａ〜２６Ｄは、縞状構造の両方の物質の露出された部分をエッチングして、下方に存在するマスクもしくは暫定層の交差するラインを露出させる非選択的エッチング（例えば、スパッタエッチングもしくは反応性イオンエッチング）を行った後の図１７の構造を示している。図説している実施形態では、下方に存在する暫定層はアモルファスカーボンで構成される。図２６Ａは、表面の概念的な平面図を示す。図２６Ｂは、図２６Ａの２６Ｂ−２６Ｂの線に沿って見た概念的な断面図である。図２６Ｃは、図２６Ｂの２６Ｃ−２６Ｃの線に沿って見た概念的な断面図である。図２６Ｄは、図２６Ｂの２６Ｄ−２６Ｄの線に沿って見た概念的な断面図である。 図２７Ａ〜２７Ｄは、スペーサーパターンを下方に存在する層（すなわち、アモルファスカーボン層）に拡張した後の図２６の構造を示している。図２７Ａは、表面の概念的な平面図を示す。図２７Ｂは、図２７Ａの２７Ｂ−２７Ｂの線に沿って見た概念的な断面図である。図２７Ｃは、図２７Ｂの２７Ｃ−２７Ｃの線に沿って見た概念的な断面図である。図２７Ｄは、図２７Ｂの２７Ｄ−２７Ｄの線に沿って見た概念的な断面図である。 図２７Ａ〜２７Ｄは、スペーサーパターンを下方に存在する層（すなわち、アモルファスカーボン層）に拡張した後の図２６の構造を示している。図２７Ａは、表面の概念的な平面図を示す。図２７Ｂは、図２７Ａの２７Ｂ−２７Ｂの線に沿って見た概念的な断面図である。図２７Ｃは、図２７Ｂの２７Ｃ−２７Ｃの線に沿って見た概念的な断面図である。図２７Ｄは、図２７Ｂの２７Ｄ−２７Ｄの線に沿って見た概念的な断面図である。 図２７Ａ〜２７Ｄは、スペーサーパターンを下方に存在する層（すなわち、アモルファスカーボン層）に拡張した後の図２６の構造を示している。図２７Ａは、表面の概念的な平面図を示す。図２７Ｂは、図２７Ａの２７Ｂ−２７Ｂの線に沿って見た概念的な断面図である。図２７Ｃは、図２７Ｂの２７Ｃ−２７Ｃの線に沿って見た概念的な断面図である。図２７Ｄは、図２７Ｂの２７Ｄ−２７Ｄの線に沿って見た概念的な断面図である。 図２７Ａ〜２７Ｄは、スペーサーパターンを下方に存在する層（すなわち、アモルファスカーボン層）に拡張した後の図２６の構造を示している。図２７Ａは、表面の概念的な平面図を示す。図２７Ｂは、図２７Ａの２７Ｂ−２７Ｂの線に沿って見た概念的な断面図である。図２７Ｃは、図２７Ｂの２７Ｃ−２７Ｃの線に沿って見た概念的な断面図である。図２７Ｄは、図２７Ｂの２７Ｄ−２７Ｄの線に沿って見た概念的な断面図である。 図２８Ａ〜２８Ｂは、スペーサー、縞状物質の一つを除去し、立っている支柱もしくはポストをアモルファスシリコンキャップで保護して残存させるために、島のパターンを下方に存在する層の残存している部分に拡張した後の、図２７の構造を示す。 図２８Ａ〜２８Ｂは、スペーサー、縞状物質の一つを除去し、立っている支柱もしくはポストをアモルファスシリコンキャップで保護して残存させるために、島のパターンを下方に存在する層の残存している部分に拡張した後の、図２７の構造を示す。 図２９Ａおよび２９Ｂは、記載された実施形態に従って形成された小さな孔の高密度の配列の断面図を例証する走査型電子顕微鏡写真（SEM）である。 図２９Ａおよび２９Ｂは、記載された実施形態に従って形成された小さな孔の高密度の配列の断面図を例証する走査型電子顕微鏡写真（SEM）である。 図３０Ａ〜３０Ｂは、記載された実施形態に従って形成された小さな孔の高密度の配列の斜視図を例証する走査型電子顕微鏡写真（SEM）である。 図３０Ａ〜３０Ｂは、記載された実施形態に従って形成された小さな孔の高密度の配列の斜視図を例証する走査型電子顕微鏡写真（SEM）である。 図３１Ａ〜３１Ｂは、記載された実施形態に従って形成された小さな孔の高密度の配列を例証するSEMである。図３０Ｂは、図３０Ａのある方向からの断面を図説しており、図３０Ｃは、図３０Ａのほぼ垂直方向からの断面を図説している。 図３１Ａ〜３１Ｂは、記載された実施形態に従って形成された小さな孔の高密度の配列を例証するSEMである。図３０Ｂは、図３０Ａのある方向からの断面を図説しており、図３０Ｃは、図３０Ａのほぼ垂直方向からの断面を図説している。 図３１Ａ〜３１Ｂは、記載された実施形態に従って形成された小さな孔の高密度の配列を例証するSEMである。図３０Ｂは、図３０Ａのある方向からの断面を図説しており、図３０Ｃは、図３０Ａのほぼ垂直方向からの断面を図説している。 図３２は、記載された実施形態に従って形成された、小さな高密度の支柱もしくはポストの配列のSEMである。 図３３Ａ〜３３Ｂは、記載された実施形態に従って形成された、小さな高密度の支柱もしくはポストの配列のSEMである。 図３３Ａ〜３３Ｂは、記載された実施形態に従って形成された、小さな高密度の支柱もしくはポストの配列のSEMである。

Claims (68)

  1. 配列に構成物を形成するための方法であって、
    カラムパターンを形成するための第一の感光性の複数のラインのカラムのピッチを減少させるステップ、ならびに、
    前記カラムパターンと交差するロウのパターンを形成するために、第二の感光性の複数のラインのロウの前記ピッチを減少させるステップで
    前記ロウのパターンは、複数のロウのラインおよび複数のロウのスペースを有し、前記複数のロウのラインは下方に存在するカラムパターンの感光されない部分のマスキングを削除し、前記複数のロウのスペースは下方に存在するカラムパターンの感光された部分を残し、前記交差するカラムおよび前記ロウのパターンは第三のパターンを有する結合されたマスクを含むステップ
    を含むことを特徴とする方法。
  2. 前記カラムパターンの感光された部分の少なくとも一部を除去するステップをさらに含むことを特徴とする請求項１に記載の方法。
  3. 前記結合されたマスクが分離された構成物を決定することを特徴とする請求項１に記載の方法。
  4. 前記カラムの前記ピッチを減少させるステップが、側壁スペーサーを前記第一の感光性の複数のラインの側壁の上に形成するステップを含むことを特徴とする請求項２に記載の方法。
  5. 前記ロウの前記ピッチを減少させるステップが、側壁スペーサーを前記第二の感光性の複数のラインの側壁の上に形成するステップを含むことを特徴とする請求項２に記載の方法。
  6. 分離された構成物を下方に存在する基板にエッチングするために、前記結合されたマスクを用いるステップをさらに含むことを特徴とする請求項１に記載の方法。
  7. 別個の層に第三のパターンを、前記分離された構成物を前記別個の層に下方に存在する基板にエッチングする前に、転写するステップをさらに含むことを特徴とする請求項６に記載の方法。
  8. 前記別個の層は、アモルファスカーボンから成ることを特徴とする請求項７に記載の方法。
  9. 前記感光性の複数のラインはフォトレジストからなることを特徴とする、請求項１に記載の方法。
  10. 前記第一の感光性の複数のラインは、前記第二の感光性の複数のラインに対して垂直であることを特徴とする請求項１に記載の方法。
  11. 前記第一の感光性の複数のラインの前記ピッチの減少は、前記第二の感光性の複数のラインのロウの形成の前におこることを特徴とする請求項１に記載の方法。
  12. 前記分離された構成物が複数の孔を含むことを特徴とする請求項１に記載の方法。
  13. 前記複数の孔を、導電性物質で前記導電性物質があふれるまで満たすステップ、および
    分離された複数の接点を形成するために、前記あふれ出た導電性物質を化学機械平坦化によってエッチングするステップ
    をさらに含むことを特徴とする請求項１２に記載の方法。
  14. 請求項１２に記載の方法であって、
    前記ロウのパターンがマスキング構成物の第二の配置を含み、前記カラムパターンがマスキング構成物の第一の配置を含み、
    前記ロウのパターンは前記カラムパターンにかぶさっており、
    マスキング構成物の前記第一の配置および前記第二の配置のそれぞれが、共通材料からなる部分を有し、
    第一の下方に存在する層も、前記共通材料から形成され、
    第二の下方に存在する層は、前記第一の下方に存在する層の下に位置し、
    前記方法は、マスキング構成物の前記第一の配置および前記第二の配置の両者から前記共通材料の感光された部分を同時にエッチングするステップをさらに含む
    ことを特徴とする方法。
  15. マスキング構成物の前記第一の配置および前記第二の配置の両者から前記共通材料の感光された部分をエッチングするステップの後に、前記第二の下方に存在する層の分離された部分を感光するために、前記共通材料の感光された部分を前記第一の下方に存在する層およびマスキング構成物の前記第二の配置から同時にエッチングするステップ
    を含むことを特徴とする請求項１４に記載の方法。
  16. 前記第二の下方に存在する層の分離された部分を感光するステップの後に、前記第二の下方に存在する層に孔を構成するために、前記第二の下方に存在する層の前記感光された分離された部分を選択的にエッチングするステップによって、前記第三のパターンを前記第二の下方に存在する層に、拡張するステップ
    をさらに含むことを特徴とする請求項１５に記載の方法。
  17. 前記共通材料が酸化物であることを特徴とする、請求項１６に記載の方法。
  18. 前記共通材料が二酸化ケイ素であることを特徴とする請求項１６に記載の方法。
  19. 前記第二の下方に存在する層がアモルファスカーボンであることを特徴とする請求項１６に記載の方法。
  20. 前記分離された構成物が複数の支柱を含むことを特徴とする請求項１に記載の方法。
  21. 前記ロウのパターンがマスキング構成物の第二の配置を含み、前記カラムパターンがマスキング構成物の第一の配置を含み、
    前記マスキング構成物の第二の配置は前記マスキング構成物の第一の配置にかぶさっており、
    前記マスキング構成物の第一の配置と前記マスキング構成物の第二の配置のそれぞれが共通材料から形成される部分を有し、かつ、
    下方に存在する層も共通材料で構成される
    ことを特徴とする請求項２０に記載の方法。
  22. 前記マスキング構成物の第一の配置の前記共通材料で構成されていない部分であって前記共通材料でマスクされていない部分を除去するステップ
    をさらに含むことを特徴とする請求項２１に記載の方法。
  23. 前記マスキング構成物の第一の配置の前記共通材料で構成されていない部分であって前記共通材料でマスクされていない部分を除去するステップの後に、前記共通材料の感光された部分を前記下方に存在する層、および、マスキング構成物の第一の配置と第二の配置の両者から同時にエッチングするステップ、ならびに
    前記共通材料で構成されていないマスキングの島を感光させるステップをさらに含み、
    ここで、前記マスキングの島は前記第三のパターンに対応する
    ことを特徴とする請求項２２に記載の方法。
  24. 前記共通材料で構成されていないマスキングの島を残すために、前記マスキングの島によってマスクされていない前記共通材料の部分を除去するステップをさらに含むことを特徴とする請求項２３に記載の方法。
  25. 前記共通材料が酸化物であることを特徴とする、請求項２４に記載の方法。
  26. 前記共通材料が二酸化ケイ素であることを特徴とする請求項２４に記載の方法。
  27. 前記方法が、感光された全ての物質の部分を除去するステップをさらに含むことを特徴とする請求項２１に記載の方法。
  28. 感光された全ての物質の部分を除去するステップの後に、前記マスキング物質の第一の配置を通して少なくとも一つの下方に存在する層に前記ロウのパターンを展開するステップを、さらに含むことを特徴とする請求項２７に記載の方法。
  29. 前記共通材料で構成されていないマスキングの島を残すために、前記共通材料の感光された部分を除去するステップをさらに含み、
    ここで、前記マスキングの島は前記第三のパターンに対応する
    ことを特徴とする請求項２８に記載の方法。
  30. 請求項２９に記載の方法であって、
    複数の支柱を作るために、マスキングの島のパターンを下方に存在する層に拡張するステップをさらに含むことを特徴とする方法。
  31. 前記複数の支柱は、導電体で構成されることを特徴とする請求項２０に記載の方法。
  32. 前記複数の支柱は層間誘電（inter-level dielectric）中に形成され、過剰な物質を除去し構成物を分離するために、化学機械プロセスを用いるステップをさらに含むことを特徴とする請求項３１に記載の方法。
  33. 前記複数の支柱は半導体からなることを特徴とする請求項２０に記載の方法。
  34. 前記複数の支柱は、縦方向に取り囲むゲートトランジスタを構成することを特徴とする請求項３３に記載の方法。
  35. 前記カラムの前記ピッチを減少させるステップが、前記第一の感光性の複数のラインの前記幅を減少させた後で、第一の感光性の複数のラインの前記カラムに、スペーサー物質を塗布するステップを含むことを特徴とする請求項１に記載の方法。
  36. 前記カラムの前記ピッチを減少させるステップが、前記カラムパターンを下方に存在するマスキング物質の層に転写した後で、第一の感光性の複数のラインの前記カラムに、スペーサー物質を塗布するステップを含むことを特徴とする請求項１に記載の方法。
  37. 前記カラムの前記ピッチを減少させるステップが、前記カラムパターンを下方に存在するマスキング物質の層に転写する前に、第一の感光性のラインの前記カラムに、スペーサー物質を塗布するステップを含むことを特徴とする請求項１に記載の方法。
  38. 前記ロウの前記ピッチを減少させるステップが、前記第二の感光性の複数のラインの前記幅を減少させた後で、第二の感光性の複数のラインの前記ロウに、スペーサー物質を塗布するステップを含むことを特徴とする請求項１に記載の方法。
  39. 前記ロウの前記ピッチを減少させるステップが、前記ロウのパターンを下方に存在するマスキング物質の層に転写した後で、第二の感光性の複数のラインの前記ロウに、スペーサー物質を塗布するステップを含むことを特徴とする請求項１に記載の方法。
  40. 前記ロウの前記ピッチを減少させるステップが、前記ロウのパターンを下方に存在するマスキング物質の層に転写するステップの前に、前記第二の感光性の複数のラインの前記幅を減少させるステップを含むことを特徴とする請求項３９に記載の方法。
  41. 前記ロウの前記ピッチを減少させるステップが、前記第一の感光性の複数のラインおよび前記第二の感光性の複数のラインの両者の前記幅を減少させた後で、第二の感光性の複数のラインの前記ロウに、スペーサー物質を塗布するステップを含むことを特徴とする請求項１に記載の方法。
  42. 前記ロウおよび前記カラムの前記ピッチを減少させるステップが、前記カラムおよび前記ロウのパターンを下方に存在するマスキング物質の層に転写した後で、第一および第二の感光性の複数のラインに、スペーサー物質を塗布するステップを含むことを特徴とする請求項１に記載の方法。
  43. 前記第一の感光性の複数のラインの幅がマスキング物質の下方に存在する層に転写される前に狭められ、前記第二の感光性の複数のラインの幅も、マスキング物質の下方に存在する層に転写される前に狭められることを特徴とする請求項４２に記載の方法。
  44. 第一の細長いマスキングライン群、
    前記第一の細長いマスキングライン群と交差する第二の細長いマスキングライン群を含み、
    前記第一のライン群および第二のライン群のそれぞれは、フォトリソグラフィーによって完成されるピッチよりも小さいピッチを有する
    ことを特徴とする集積回路のためのマスクパターン。
  45. 前記第一の群および第二の群の前記ピッチは、スペーサーデポジションと少なくとも一つのスペーサーエッチングを通して完成される
    ことを特徴とする請求項４４に記載のマスクパターン。
  46. 前記交差するラインは、下方に存在する層中に分離されたビアを構成するためのパターンを提供することを特徴とする請求項４４に記載のマスクパターン。
  47. 前記交差するラインは、下方に存在する層中に複数のポストを構成するためのパターンを提供することを特徴とする請求項４４に記載のマスクパターン。
  48. 前記第一の群の前記ピッチは120nmより小さいことを特徴とする請求項４４に記載のマスクパターン。
  49. 前記第一の群の前記ピッチは120nmより小さいことを特徴とする請求項４４に記載のマスクパターン。
  50. 前記第一および第二の群の前記ピッチは120nmより小さいことを特徴とする請求項４４に記載のマスクパターン。
  51. 前記第一の群の前記ピッチは100nmより小さいことを特徴とする請求項４４に記載のマスクパターン。
  52. 前記第一の群の前記ピッチは100nmより小さいことを特徴とする請求項４４に記載のマスクパターン。
  53. 前記第一および第二の群の前記ピッチは100nmより小さいことを特徴とする請求項４４に記載のマスクパターン。
  54. 前記第一および第二の群の前記ピッチは約60nmより小さいことを特徴とする請求項４４に記載のマスクパターン。
  55. 集積回路を含むシステムであって、前記集積回路は
    約120nm以下の幅を有するスペーサー物質からなる細長い構成物のロウ、
    約120nm以下の幅を有するスペーサー物質からなる細長い構成物のカラムを含み、
    前記カラム中の前記細長い構成物は、前記カラム中のそれぞれの細長い構成物が前記ロウ中の複数の細長い構成物と交わるように、前記ロウ中の前記細長い構成物と交わっているシステム。
  56. 前記第一および第二の細長い構成物のロウは、構成物の密度を高めるためにピッチマルチプリケーションで構成されることを特徴とする請求項５５に記載のシステム。
  57. 前記分離された構成物が縦約50nmで横約60nmの大きさを有する長方形の設置面積を有することを特徴とする請求項５５に記載のシステム。
  58. 前記分離された構成物が縦約50nmで横約50nmの大きさを有するおおよそ正方形の設置面積を有することを特徴とする請求項５５に記載のシステム。
  59. 第一の幅が60ナノメートルより小さく、第一の縦の長さが第一の幅の10倍より大きくないような規則的にスペースを入れた構成物、および
    60ナノメートルより小さい第二の幅を有する構成物との間のスペース
    を前記システムがさらに含むことを特徴とする請求項５５に記載のシステム。
  60. 前記第一の縦の長さが60ナノメートル未満であることを特徴とする請求項５９に記載の分離した構成物の配置。
  61. 配置の前記縦の長さおよび前記幅において、構成物の間の前記スペースは60ナノメートル未満であることを特徴とする請求項５９に記載の分離した構成物の配置。
  62. 前記第一の縦の長さが60ナノメートル未満であることを特徴とする請求項６１に記載の分離した構成物の配置。
  63. 前記分離した構成物が複数の支柱であることを特徴とする請求項５９に記載の分離した構成物の配置。
  64. 前記分離した構成物がトランジスタ用の複数のポストであることを特徴とする請求項５９に記載の分離した構成物の配置。
  65. 前記分離した構成物がスタッドキャパシタ用の複数のポストであることを特徴とする請求項５９に記載の分離した構成物の配置。
  66. 前記分離した構成物が絶縁層中の複数の孔に形成された複数の接点であることを特徴とする請求項５９に記載の分離した構成物の配置。
  67. 前記分離した構成物が基板中に形成されたトレンチキャパシタであることを特徴とする請求項５９に記載の分離した構成物の配置。
  68. 前記分離した構成物が下方に存在する層と覆っている層の電気的接点であるが、同時に他の分離した構成物から絶縁されている
    ことを特徴とする請求項５９に記載の分離した構成物の配置。
JP2008513582A 2005-05-23 2006-05-22 小さく、スペースの狭い構成物の配列を形成する方法 Active JP5239854B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/134,982 2005-05-23
US11/134,982 US7429536B2 (en) 2005-05-23 2005-05-23 Methods for forming arrays of small, closely spaced features
PCT/US2006/019710 WO2006127586A2 (en) 2005-05-23 2006-05-22 Methods for forming arrays of small, closely spaced features

Publications (2)

Publication Number Publication Date
JP2008546186A true JP2008546186A (ja) 2008-12-18
JP5239854B2 JP5239854B2 (ja) 2013-07-17

Family

ID=37056521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008513582A Active JP5239854B2 (ja) 2005-05-23 2006-05-22 小さく、スペースの狭い構成物の配列を形成する方法

Country Status (7)

Country Link
US (3) US7429536B2 (ja)
EP (1) EP1886340B1 (ja)
JP (1) JP5239854B2 (ja)
KR (1) KR101284410B1 (ja)
CN (1) CN100547731C (ja)
TW (1) TWI299526B (ja)
WO (1) WO2006127586A2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050384A (ja) * 2008-08-25 2010-03-04 Elpida Memory Inc 半導体装置の製造方法
WO2011125605A1 (ja) * 2010-04-02 2011-10-13 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法
US8178366B2 (en) 2010-06-04 2012-05-15 Kabushiki Kaisha Toshiba Pattern forming method, manufacturing method of semiconductor device, and template manufacturing method
JP2015053097A (ja) * 2013-09-09 2015-03-19 株式会社東芝 パターン形成方法、磁気記録媒体の製造方法、及び磁気記録媒体
KR20160010017A (ko) * 2014-07-18 2016-01-27 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 반도체 장치 제조 방법
JP2019508889A (ja) * 2016-01-29 2019-03-28 東京エレクトロン株式会社 メモリフィンパターンを形成するための方法及びシステム
JP2019537254A (ja) * 2016-10-20 2019-12-19 東京エレクトロン株式会社 ビア対グリッドのパターニングにおけるオーバレイエラーを減少する方法
JP2022516645A (ja) * 2019-02-08 2022-03-01 ヨンチャン ケミカル カンパニー リミテッド 半導体製造プロセスにおけるシリコン又はシリコン化合物のパターンを形成するための新規方法

Families Citing this family (164)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080071973A1 (en) * 2000-01-06 2008-03-20 Chow David Q Electronic data flash card with various flash memory cells
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7154118B2 (en) 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7494885B1 (en) * 2004-04-05 2009-02-24 Advanced Micro Devices, Inc. Disposable spacer process for field effect transistor fabrication
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7348284B2 (en) * 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7151040B2 (en) * 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
US7547945B2 (en) 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
US7910288B2 (en) 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7115525B2 (en) 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
US7655387B2 (en) 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US20060202266A1 (en) 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
US7390746B2 (en) 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7253118B2 (en) 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7384849B2 (en) 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
US7611944B2 (en) 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
US20080048340A1 (en) * 2006-03-06 2008-02-28 Samsung Electronics Co., Ltd. Semiconductor device having fine pattern wiring lines integrally formed with contact plug and method of manufacturing same
KR100640640B1 (ko) * 2005-04-19 2006-10-31 삼성전자주식회사 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법
US7429536B2 (en) 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7560390B2 (en) * 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7396781B2 (en) 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
US7541632B2 (en) * 2005-06-14 2009-06-02 Micron Technology, Inc. Relaxed-pitch method of aligning active area to digit line
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7413981B2 (en) * 2005-07-29 2008-08-19 Micron Technology, Inc. Pitch doubled circuit layout
US7402875B2 (en) 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US8123968B2 (en) 2005-08-25 2012-02-28 Round Rock Research, Llc Multiple deposition for integration of spacers in pitch multiplication process
US7816262B2 (en) 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7829262B2 (en) * 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7572572B2 (en) 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7687342B2 (en) 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7557032B2 (en) 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7776744B2 (en) 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
US7759197B2 (en) 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7393789B2 (en) 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
KR100628249B1 (ko) * 2005-09-13 2006-09-27 동부일렉트로닉스 주식회사 반도체 소자의 형성 방법
US7479421B2 (en) 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7696101B2 (en) * 2005-11-01 2010-04-13 Micron Technology, Inc. Process for increasing feature density during the manufacture of a semiconductor device
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US7842558B2 (en) 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
US7476933B2 (en) 2006-03-02 2009-01-13 Micron Technology, Inc. Vertical gated access transistor
US7998874B2 (en) 2006-03-06 2011-08-16 Samsung Electronics Co., Ltd. Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same
US7892982B2 (en) * 2006-03-06 2011-02-22 Samsung Electronics Co., Ltd. Method for forming fine patterns of a semiconductor device using a double patterning process
US7662721B2 (en) * 2006-03-15 2010-02-16 Infineon Technologies Ag Hard mask layer stack and a method of patterning
US7902074B2 (en) 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US8003310B2 (en) 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US7488685B2 (en) 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US7795149B2 (en) 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7611980B2 (en) 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
KR100822581B1 (ko) * 2006-09-08 2008-04-16 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
US7666578B2 (en) 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
US8129289B2 (en) 2006-10-05 2012-03-06 Micron Technology, Inc. Method to deposit conformal low temperature SiO2
US7807575B2 (en) * 2006-11-29 2010-10-05 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices
KR100817088B1 (ko) * 2007-02-16 2008-03-26 삼성전자주식회사 다마신 공정을 이용한 반도체 소자의 미세 금속 배선 패턴형성 방법
KR100817089B1 (ko) * 2007-02-28 2008-03-26 삼성전자주식회사 이중 패터닝 기술을 이용한 반도체 소자의 미세 패턴 형성방법
US20080241574A1 (en) * 2007-03-26 2008-10-02 Advanced Micro Devices, Inc. Semiconductor device having structure with sub-lithography dimensions
US20090017631A1 (en) * 2007-06-01 2009-01-15 Bencher Christopher D Self-aligned pillar patterning using multiple spacer masks
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8642474B2 (en) * 2007-07-10 2014-02-04 Advanced Micro Devices, Inc. Spacer lithography
US8980756B2 (en) 2007-07-30 2015-03-17 Micron Technology, Inc. Methods for device fabrication using pitch reduction
US8563229B2 (en) 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US8481417B2 (en) 2007-08-03 2013-07-09 Micron Technology, Inc. Semiconductor structures including tight pitch contacts and methods to form same
US8133745B2 (en) * 2007-10-17 2012-03-13 Magic Technologies, Inc. Method of magnetic tunneling layer processes for spin-transfer torque MRAM
WO2009057194A1 (ja) * 2007-10-29 2009-05-07 Unisantis Electronics (Japan) Ltd. 半導体構造及び当該半導体構造の製造方法
US7737039B2 (en) 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US8592318B2 (en) * 2007-11-08 2013-11-26 Lam Research Corporation Pitch reduction using oxide spacer
US8083958B2 (en) * 2007-12-05 2011-12-27 International Business Machines Corporation Patterning method using a combination of photolithography and copolymer self-assemblying lithography techniques
US7659208B2 (en) 2007-12-06 2010-02-09 Micron Technology, Inc Method for forming high density patterns
JP5193582B2 (ja) * 2007-12-12 2013-05-08 株式会社東芝 半導体装置の製造方法
US7790531B2 (en) 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US8030215B1 (en) * 2008-02-19 2011-10-04 Marvell International Ltd. Method for creating ultra-high-density holes and metallization
JP5154395B2 (ja) * 2008-02-28 2013-02-27 東京エレクトロン株式会社 半導体装置の製造方法及びレジスト塗布・現像処理システム
US8030218B2 (en) 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US8158014B2 (en) * 2008-06-16 2012-04-17 International Business Machines Corporation Multi-exposure lithography employing differentially sensitive photoresist layers
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8076208B2 (en) 2008-07-03 2011-12-13 Micron Technology, Inc. Method for forming transistor with high breakdown voltage using pitch multiplication technique
US8222159B2 (en) 2008-08-25 2012-07-17 Elpida Memory, Inc. Manufacturing method of semiconductor device
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
US8492282B2 (en) 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
JP4719910B2 (ja) * 2008-11-26 2011-07-06 国立大学法人東北大学 半導体装置の製造方法
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
KR101528823B1 (ko) 2009-01-19 2015-06-15 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
NL2004545A (en) * 2009-06-09 2010-12-13 Asml Netherlands Bv Lithographic method and arrangement
US20110076784A1 (en) * 2009-09-29 2011-03-31 Grandis Inc. Fabrication of Magnetic Element Arrays
WO2011056534A2 (en) * 2009-10-26 2011-05-12 Sandisk 3D, Llc Methods of forming pillars for memory cells using sequential sidewall patterning
KR101648128B1 (ko) 2009-12-28 2016-08-24 삼성전자주식회사 가변적인 폭을 가지는 미세 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR20110135136A (ko) * 2010-06-10 2011-12-16 주식회사 하이닉스반도체 반도체 장치의 극미세 패턴 형성을 위한 방법
JP5087655B2 (ja) 2010-06-15 2012-12-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
KR101815590B1 (ko) * 2010-11-23 2018-01-05 삼성전자 주식회사 반도체 소자의 패턴 형성 방법
KR101708375B1 (ko) * 2011-04-29 2017-02-21 에스케이하이닉스 주식회사 반도체 장치의 홀 패턴 제조 방법
US8575032B2 (en) * 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8772183B2 (en) 2011-10-20 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an integrated circuit
US8772175B2 (en) 2011-12-19 2014-07-08 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8916478B2 (en) 2011-12-19 2014-12-23 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
KR101903477B1 (ko) * 2012-01-11 2018-10-02 삼성전자주식회사 반도체 장치의 제조 방법
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
KR101883327B1 (ko) * 2012-03-28 2018-07-30 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
KR101883294B1 (ko) * 2012-03-28 2018-07-30 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9349595B2 (en) * 2012-07-11 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices
US8647981B1 (en) * 2012-08-31 2014-02-11 Micron Technology, Inc. Methods of forming patterns, and methods of forming integrated circuitry
JP6061610B2 (ja) * 2012-10-18 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9245987B2 (en) * 2012-11-29 2016-01-26 Micron Technology, Inc. Semiconductor devices and fabrication methods
US8859433B2 (en) 2013-03-11 2014-10-14 International Business Machines Corporation DSA grapho-epitaxy process with etch stop material
CN104241117B (zh) * 2013-06-09 2017-05-17 中芯国际集成电路制造(上海)有限公司 图形化方法
CN104425211B (zh) * 2013-08-20 2017-11-03 中芯国际集成电路制造(上海)有限公司 半导体图形化方法
US9698015B2 (en) * 2013-10-21 2017-07-04 Applied Materials, Inc. Method for patterning a semiconductor substrate
US9105478B2 (en) * 2013-10-28 2015-08-11 Globalfoundries Inc. Devices and methods of forming fins at tight fin pitches
US9177797B2 (en) * 2013-12-04 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography using high selectivity spacers for pitch reduction
US9425049B2 (en) * 2014-01-14 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Cut first self-aligned litho-etch patterning
US9293358B2 (en) * 2014-01-23 2016-03-22 Silicon Storage Technology, Inc. Double patterning method of forming semiconductor active areas and isolation regions
US9184059B2 (en) * 2014-03-21 2015-11-10 Inotera Memories, Inc. Method for increasing pattern density
TW201543564A (zh) * 2014-05-09 2015-11-16 Powerchip Technology Corp 半導體製程
JP5869057B2 (ja) * 2014-06-30 2016-02-24 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
WO2016065308A1 (en) * 2014-10-23 2016-04-28 Board Of Regents, The University Of Texas System Nanoshape patterning techniques that allow high-speed and low-cost fabrication of nanoshape structures
US9595475B2 (en) * 2014-12-01 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stage fin formation methods and structures thereof
CN106373880B (zh) * 2015-07-22 2021-05-25 联华电子股份有限公司 半导体元件及其形成方法
US9812325B2 (en) * 2015-09-03 2017-11-07 Tokyo Electron Limited Method for modifying spacer profile
CN105759560A (zh) * 2016-05-13 2016-07-13 武汉新芯集成电路制造有限公司 组合光罩的版图结构及其形成方法、应用方法
US9911619B1 (en) * 2016-10-12 2018-03-06 Globalfoundries Inc. Fin cut with alternating two color fin hardmask
US10832908B2 (en) * 2016-11-11 2020-11-10 Lam Research Corporation Self-aligned multi-patterning process flow with ALD gapfill spacer mask
CN108281413B (zh) 2017-01-06 2019-09-17 联华电子股份有限公司 制作电容器的方法
US9905424B1 (en) * 2017-04-24 2018-02-27 Globalfoundries Inc. Self-aligned non-mandrel cut formation for tone inversion
US10361080B2 (en) * 2017-07-04 2019-07-23 United Microelectronics Corp. Patterning method
TW201917775A (zh) * 2017-07-15 2019-05-01 美商微材料有限責任公司 用於利用放大的epe窗口切割圖案流程的遮罩方案
CN109309091A (zh) 2017-07-28 2019-02-05 联华电子股份有限公司 图案化方法
US10147611B1 (en) * 2017-08-28 2018-12-04 Nanya Technology Corporation Method for preparing semiconductor structures
CN109755107B (zh) 2017-11-07 2020-09-29 联华电子股份有限公司 自对准双重图案方法
CN109872946B (zh) 2017-12-04 2020-12-01 联华电子股份有限公司 半导体装置的形成方法
CN109872993B (zh) 2017-12-04 2021-09-14 联华电子股份有限公司 半导体结构的布局、半导体装置及其形成方法
CN109920730B (zh) 2017-12-13 2021-04-20 联华电子股份有限公司 一种图案化方法
CN110021518B (zh) 2018-01-09 2020-12-22 联华电子股份有限公司 自对准双重图案方法
US10170310B1 (en) 2018-02-20 2019-01-01 United Microelectronics Corp. Method of forming patterned structure
WO2019169335A1 (en) 2018-03-02 2019-09-06 Lam Research Corporation Selective deposition using hydrolysis
US10643846B2 (en) 2018-06-28 2020-05-05 Lam Research Corporation Selective growth of metal-containing hardmask thin films
CN110707005B (zh) 2018-08-03 2022-02-18 联华电子股份有限公司 半导体装置及其形成方法
CN110875313B (zh) * 2018-08-30 2024-06-21 长鑫存储技术有限公司 有源区阵列及其形成方法、半导体器件及其形成方法
KR20210089878A (ko) 2020-01-09 2021-07-19 삼성전자주식회사 미세 패턴의 절단 방법, 이를 이용한 액티브 패턴들의 형성 방법, 및 이를 이용한 반도체 장치의 제조 방법
CN113345800B (zh) 2020-03-02 2022-09-09 长鑫存储技术有限公司 有源区阵列的形成方法及半导体结构
KR20210117003A (ko) 2020-03-18 2021-09-28 삼성전자주식회사 집적회로 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5748237A (en) * 1980-09-05 1982-03-19 Nec Corp Manufacture of 2n doubling pattern
JPH0677180A (ja) * 1992-08-24 1994-03-18 Fujitsu Ltd 細線状エッチングマスクの製造方法
JP2000208434A (ja) * 1999-01-06 2000-07-28 Infineon Technol North America Corp 半導体素子をパタ―ン化する方法および半導体デバイス
JP2000357736A (ja) * 1999-06-15 2000-12-26 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (205)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3800412A (en) * 1972-04-05 1974-04-02 Alpha Ind Inc Process for producing surface-oriented semiconducting devices
JPS5748237Y2 (ja) 1978-12-28 1982-10-22
US4234362A (en) * 1978-11-03 1980-11-18 International Business Machines Corporation Method for forming an insulator between layers of conductive material
US4508579A (en) * 1981-03-30 1985-04-02 International Business Machines Corporation Lateral device structures using self-aligned fabrication techniques
US4432132A (en) * 1981-12-07 1984-02-21 Bell Telephone Laboratories, Incorporated Formation of sidewall oxide layers by reactive oxygen ion etching to define submicron features
US4419809A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Fabrication process of sub-micrometer channel length MOSFETs
DE3242113A1 (de) * 1982-11-13 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
US4716131A (en) * 1983-11-28 1987-12-29 Nec Corporation Method of manufacturing semiconductor device having polycrystalline silicon layer with metal silicide film
US4648937A (en) * 1985-10-30 1987-03-10 International Business Machines Corporation Method of preventing asymmetric etching of lines in sub-micrometer range sidewall images transfer
GB8528967D0 (en) 1985-11-25 1986-01-02 Plessey Co Plc Semiconductor device manufacture
EP0238690B1 (en) 1986-03-27 1991-11-06 International Business Machines Corporation Process for forming sidewalls
US5514885A (en) * 1986-10-09 1996-05-07 Myrick; James J. SOI methods and apparatus
JPS6435916U (ja) 1987-08-28 1989-03-03
US4776922A (en) * 1987-10-30 1988-10-11 International Business Machines Corporation Formation of variable-width sidewall structures
US4838991A (en) * 1987-10-30 1989-06-13 International Business Machines Corporation Process for defining organic sidewall structures
US5328810A (en) * 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
US5013680A (en) * 1990-07-18 1991-05-07 Micron Technology, Inc. Process for fabricating a DRAM array having feature widths that transcend the resolution limit of available photolithography
US5053105A (en) 1990-07-19 1991-10-01 Micron Technology, Inc. Process for creating an etch mask suitable for deep plasma etches employing self-aligned silicidation of a metal layer masked with a silicon dioxide template
JP3074713B2 (ja) * 1990-09-18 2000-08-07 日本電気株式会社 半導体装置の製造方法
US5047117A (en) 1990-09-26 1991-09-10 Micron Technology, Inc. Method of forming a narrow self-aligned, annular opening in a masking layer
US5314772A (en) * 1990-10-09 1994-05-24 Arizona Board Of Regents High resolution, multi-layer resist for microlithography and method therefor
DE4034612A1 (de) 1990-10-31 1992-05-07 Huels Chemische Werke Ag Verfahren zur herstellung von methacryloxy- oder acryloxygruppen enthaltenden organosilanen
IT1243919B (it) 1990-11-20 1994-06-28 Cons Ric Microelettronica Procedimento per l'ottenimento di solchi submicrometrici planarizzati in circuiti integrati realizzati con tecnologia ulsi
JP3019884B2 (ja) * 1991-09-05 2000-03-13 松下電器産業株式会社 半導体装置およびその製造方法
JPH05343370A (ja) 1992-06-10 1993-12-24 Toshiba Corp 微細パタ−ンの形成方法
US5330879A (en) * 1992-07-16 1994-07-19 Micron Technology, Inc. Method for fabrication of close-tolerance lines and sharp emission tips on a semiconductor wafer
DE4236609A1 (de) 1992-10-29 1994-05-05 Siemens Ag Verfahren zur Erzeugung einer Struktur in der Oberfläche eines Substrats
US5407785A (en) 1992-12-18 1995-04-18 Vlsi Technology, Inc. Method for generating dense lines on a semiconductor wafer using phase-shifting and multiple exposures
US5470661A (en) 1993-01-07 1995-11-28 International Business Machines Corporation Diamond-like carbon films from a hydrocarbon helium plasma
US6042998A (en) * 1993-09-30 2000-03-28 The University Of New Mexico Method and apparatus for extending spatial frequencies in photolithography images
KR0122315B1 (ko) * 1993-12-27 1997-11-26 김주용 고집적 반도체 소자의 미세패턴 형성방법
KR950034748A (ko) * 1994-05-30 1995-12-28 김주용 포토레지스트 패턴 형성방법
KR970007173B1 (ko) 1994-07-14 1997-05-03 현대전자산업 주식회사 미세패턴 형성방법
JPH0855920A (ja) 1994-08-15 1996-02-27 Toshiba Corp 半導体装置の製造方法
JPH0855908A (ja) 1994-08-17 1996-02-27 Toshiba Corp 半導体装置
US5600153A (en) * 1994-10-07 1997-02-04 Micron Technology, Inc. Conductive polysilicon lines and thin film transistors
TW366367B (en) 1995-01-26 1999-08-11 Ibm Sputter deposition of hydrogenated amorphous carbon film
US5795830A (en) * 1995-06-06 1998-08-18 International Business Machines Corporation Reducing pitch with continuously adjustable line and space dimensions
KR100190757B1 (ko) * 1995-06-30 1999-06-01 김영환 모스 전계 효과 트랜지스터 형성방법
JP3393286B2 (ja) 1995-09-08 2003-04-07 ソニー株式会社 パターンの形成方法
US5789320A (en) * 1996-04-23 1998-08-04 International Business Machines Corporation Plating of noble metal electrodes for DRAM and FRAM
TW329539B (en) 1996-07-05 1998-04-11 Mitsubishi Electric Corp The semiconductor device and its manufacturing method
JP3164026B2 (ja) * 1996-08-21 2001-05-08 日本電気株式会社 半導体装置及びその製造方法
US6395613B1 (en) 2000-08-30 2002-05-28 Micron Technology, Inc. Semiconductor processing methods of forming a plurality of capacitors on a substrate, bit line contacts and method of forming bit line contacts
US5998256A (en) 1996-11-01 1999-12-07 Micron Technology, Inc. Semiconductor processing methods of forming devices on a substrate, forming device arrays on a substrate, forming conductive lines on a substrate, and forming capacitor arrays on a substrate, and integrated circuitry
US5895740A (en) 1996-11-13 1999-04-20 Vanguard International Semiconductor Corp. Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
KR100231134B1 (ko) 1997-06-14 1999-11-15 문정환 반도체장치의 배선 형성 방법
US6063688A (en) * 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
US6046085A (en) * 1997-12-08 2000-04-04 Advanced Micro Devices, Inc. Elimination of poly stringers with straight poly profile
KR100247862B1 (ko) 1997-12-11 2000-03-15 윤종용 반도체 장치 및 그 제조방법
US6143476A (en) 1997-12-12 2000-11-07 Applied Materials Inc Method for high temperature etching of patterned layers using an organic mask stack
US6291334B1 (en) * 1997-12-19 2001-09-18 Applied Materials, Inc. Etch stop layer for dual damascene process
US6004862A (en) * 1998-01-20 1999-12-21 Advanced Micro Devices, Inc. Core array and periphery isolation technique
US6087263A (en) * 1998-01-29 2000-07-11 Micron Technology, Inc. Methods of forming integrated circuitry and integrated circuitry structures
JP2975917B2 (ja) * 1998-02-06 1999-11-10 株式会社半導体プロセス研究所 半導体装置の製造方法及び半導体装置の製造装置
US6103596A (en) * 1998-02-19 2000-08-15 Taiwan Semiconductor Manufacturing Company Process for etching a silicon nitride hardmask mask with zero etch bias
JP3111977B2 (ja) * 1998-05-15 2000-11-27 日本電気株式会社 半導体装置の製造方法
US5933725A (en) * 1998-05-27 1999-08-03 Vanguard International Semiconductor Corporation Word line resistance reduction method and design for high density memory with relaxed metal pitch
TW376582B (en) 1998-06-26 1999-12-11 Vanguard Int Semiconduct Corp Method of forming COB DRAM with self-aligned pole and bitline contact plug
US6020255A (en) 1998-07-13 2000-02-01 Taiwan Semiconductor Manufacturing Company Dual damascene interconnect process with borderless contact
US6245662B1 (en) * 1998-07-23 2001-06-12 Applied Materials, Inc. Method of producing an interconnect structure for an integrated circuit
US6060383A (en) * 1998-08-10 2000-05-09 Nogami; Takeshi Method for making multilayered coaxial interconnect structure
TW405215B (en) * 1998-10-26 2000-09-11 Nanya Technology Corp The method of isolating the inner metal lining
US6071789A (en) * 1998-11-10 2000-06-06 Vanguard International Semiconductor Corporation Method for simultaneously fabricating a DRAM capacitor and metal interconnections
TW434816B (en) 1998-12-28 2001-05-16 Asahi Chemical Micro Syst Method for forming contact hole
US6211044B1 (en) * 1999-04-12 2001-04-03 Advanced Micro Devices Process for fabricating a semiconductor device component using a selective silicidation reaction
JP2000307084A (ja) 1999-04-23 2000-11-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6110837A (en) 1999-04-28 2000-08-29 Worldwide Semiconductor Manufacturing Corp. Method for forming a hard mask of half critical dimension
US6136662A (en) * 1999-05-13 2000-10-24 Lsi Logic Corporation Semiconductor wafer having a layer-to-layer alignment mark and method for fabricating the same
KR100333382B1 (ko) 1999-06-24 2002-04-18 박종섭 반도체 장치의 다층금속배선 형성방법
JP2001077196A (ja) 1999-09-08 2001-03-23 Sony Corp 半導体装置の製造方法
US6730571B1 (en) * 1999-10-14 2004-05-04 Chartered Semiconductor Manufacturing Ltd. Method to form a cross network of air gaps within IMD layer
US6362057B1 (en) * 1999-10-26 2002-03-26 Motorola, Inc. Method for forming a semiconductor device
US6582891B1 (en) * 1999-12-02 2003-06-24 Axcelis Technologies, Inc. Process for reducing edge roughness in patterned photoresist
TW440924B (en) 2000-02-15 2001-06-16 United Microelectronics Corp Reverse-offset spacer process capable of decreasing photolithography limitation
US6573030B1 (en) * 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
US6967140B2 (en) * 2000-03-01 2005-11-22 Intel Corporation Quantum wire gate device and method of making same
US6297554B1 (en) * 2000-03-10 2001-10-02 United Microelectronics Corp. Dual damascene interconnect structure with reduced parasitic capacitance
US6423474B1 (en) * 2000-03-21 2002-07-23 Micron Technology, Inc. Use of DARC and BARC in flash memory processing
JP2001308220A (ja) * 2000-04-24 2001-11-02 Nec Corp 半導体パッケージ及びその製造方法
JP3805603B2 (ja) 2000-05-29 2006-08-02 富士通株式会社 半導体装置及びその製造方法
US6632741B1 (en) * 2000-07-19 2003-10-14 International Business Machines Corporation Self-trimming method on looped patterns
US6455372B1 (en) * 2000-08-14 2002-09-24 Micron Technology, Inc. Nucleation for improved flash erase characteristics
US6348380B1 (en) * 2000-08-25 2002-02-19 Micron Technology, Inc. Use of dilute steam ambient for improvement of flash devices
SE517275C2 (sv) * 2000-09-20 2002-05-21 Obducat Ab Sätt vid våtetsning av ett substrat
US6335257B1 (en) 2000-09-29 2002-01-01 Vanguard International Semiconductor Corporation Method of making pillar-type structure on semiconductor substrate
US6667237B1 (en) * 2000-10-12 2003-12-23 Vram Technologies, Llc Method and apparatus for patterning fine dimensions
US6534243B1 (en) * 2000-10-23 2003-03-18 Advanced Micro Devices, Inc. Chemical feature doubling process
TW462080B (en) 2000-11-10 2001-11-01 Vanguard Int Semiconduct Corp Forming method of MOSFET with recessed-gate beyond photolithography limit
US6926843B2 (en) * 2000-11-30 2005-08-09 International Business Machines Corporation Etching of hard masks
US6664028B2 (en) 2000-12-04 2003-12-16 United Microelectronics Corp. Method of forming opening in wafer layer
JP3406302B2 (ja) * 2001-01-16 2003-05-12 株式会社半導体先端テクノロジーズ 微細パターンの形成方法、半導体装置の製造方法および半導体装置
US6740594B2 (en) 2001-05-31 2004-05-25 Infineon Technologies Ag Method for removing carbon-containing polysilane from a semiconductor without stripping
US6960806B2 (en) 2001-06-21 2005-11-01 International Business Machines Corporation Double gated vertical transistor with different first and second gate materials
US6522584B1 (en) * 2001-08-02 2003-02-18 Micron Technology, Inc. Programming methods for multi-level flash EEPROMs
US6744094B2 (en) * 2001-08-24 2004-06-01 Micron Technology Inc. Floating gate transistor with horizontal gate layers stacked next to vertical body
TW497138B (en) * 2001-08-28 2002-08-01 Winbond Electronics Corp Method for improving consistency of critical dimension
DE10142590A1 (de) * 2001-08-31 2003-04-03 Infineon Technologies Ag Verfahren zur Seitenwandverstärkung von Resiststrukturen und zur Herstellung von Strukturen mit reduzierter Strukturgröße
US7045383B2 (en) 2001-09-19 2006-05-16 BAE Systems Information and Ovonyx, Inc Method for making tapered opening for programmable resistance memory element
JP4969001B2 (ja) 2001-09-20 2012-07-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2003133437A (ja) 2001-10-24 2003-05-09 Hitachi Ltd 半導体装置の製造方法および半導体装置
US7226853B2 (en) * 2001-12-26 2007-06-05 Applied Materials, Inc. Method of forming a dual damascene structure utilizing a three layer hard mask structure
TW576864B (en) 2001-12-28 2004-02-21 Toshiba Corp Method for manufacturing a light-emitting device
US6638441B2 (en) 2002-01-07 2003-10-28 Macronix International Co., Ltd. Method for pitch reduction
DE10207131B4 (de) * 2002-02-20 2007-12-20 Infineon Technologies Ag Verfahren zur Bildung einer Hartmaske in einer Schicht auf einer flachen Scheibe
US6620715B1 (en) * 2002-03-29 2003-09-16 Cypress Semiconductor Corp. Method for forming sub-critical dimension structures in an integrated circuit
US6759180B2 (en) 2002-04-23 2004-07-06 Hewlett-Packard Development Company, L.P. Method of fabricating sub-lithographic sized line and space patterns for nano-imprinting lithography
US20030207584A1 (en) 2002-05-01 2003-11-06 Swaminathan Sivakumar Patterning tighter and looser pitch geometries
US6951709B2 (en) * 2002-05-03 2005-10-04 Micron Technology, Inc. Method of fabricating a semiconductor multilevel interconnect structure
US6602779B1 (en) * 2002-05-13 2003-08-05 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming low dielectric constant damascene structure while employing carbon doped silicon oxide planarizing stop layer
US6703312B2 (en) 2002-05-17 2004-03-09 International Business Machines Corporation Method of forming active devices of different gatelengths using lithographic printed gate images of same length
US6818141B1 (en) * 2002-06-10 2004-11-16 Advanced Micro Devices, Inc. Application of the CVD bilayer ARC as a hard mask for definition of the subresolution trench features between polysilicon wordlines
US6734107B2 (en) * 2002-06-12 2004-05-11 Macronix International Co., Ltd. Pitch reduction in semiconductor fabrication
US6559017B1 (en) * 2002-06-13 2003-05-06 Advanced Micro Devices, Inc. Method of using amorphous carbon as spacer material in a disposable spacer process
KR100476924B1 (ko) * 2002-06-14 2005-03-17 삼성전자주식회사 반도체 장치의 미세 패턴 형성 방법
US6924191B2 (en) * 2002-06-20 2005-08-02 Applied Materials, Inc. Method for fabricating a gate structure of a field effect transistor
AU2003280498A1 (en) 2002-06-27 2004-01-19 Advanced Micro Devices, Inc. Method of defining the dimensions of circuit elements by using spacer deposition techniques
US6500756B1 (en) 2002-06-28 2002-12-31 Advanced Micro Devices, Inc. Method of forming sub-lithographic spaces between polysilicon lines
US6835663B2 (en) * 2002-06-28 2004-12-28 Infineon Technologies Ag Hardmask of amorphous carbon-hydrogen (a-C:H) layers with tunable etch resistivity
US6689695B1 (en) * 2002-06-28 2004-02-10 Taiwan Semiconductor Manufacturing Company Multi-purpose composite mask for dual damascene patterning
US20040018738A1 (en) 2002-07-22 2004-01-29 Wei Liu Method for fabricating a notch gate structure of a field effect transistor
US6913871B2 (en) 2002-07-23 2005-07-05 Intel Corporation Fabricating sub-resolution structures in planar lightwave devices
US6800930B2 (en) 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US6673684B1 (en) * 2002-07-31 2004-01-06 Advanced Micro Devices, Inc. Use of diamond as a hard mask material
US6764949B2 (en) * 2002-07-31 2004-07-20 Advanced Micro Devices, Inc. Method for reducing pattern deformation and photoresist poisoning in semiconductor device fabrication
US6939808B2 (en) * 2002-08-02 2005-09-06 Applied Materials, Inc. Undoped and fluorinated amorphous carbon film as pattern mask for metal etch
KR100480610B1 (ko) 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
US6566280B1 (en) * 2002-08-26 2003-05-20 Intel Corporation Forming polymer features on a substrate
US7205598B2 (en) 2002-08-29 2007-04-17 Micron Technology, Inc. Random access memory device utilizing a vertically oriented select transistor
US6794699B2 (en) 2002-08-29 2004-09-21 Micron Technology Inc Annular gate and technique for fabricating an annular gate
US6756284B2 (en) * 2002-09-18 2004-06-29 Silicon Storage Technology, Inc. Method for forming a sublithographic opening in a semiconductor process
JP4058327B2 (ja) 2002-10-18 2008-03-05 富士通株式会社 半導体装置の製造方法
US6706571B1 (en) * 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
US6888755B2 (en) 2002-10-28 2005-05-03 Sandisk Corporation Flash memory cell arrays having dual control gates per memory cell charge storage element
JP4034164B2 (ja) 2002-10-28 2008-01-16 富士通株式会社 微細パターンの作製方法及び半導体装置の製造方法
US7119020B2 (en) * 2002-12-04 2006-10-10 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
US6686245B1 (en) * 2002-12-20 2004-02-03 Motorola, Inc. Vertical MOSFET with asymmetric gate structure
US6916594B2 (en) 2002-12-30 2005-07-12 Hynix Semiconductor Inc. Overcoating composition for photoresist and method for forming photoresist pattern using the same
US7015124B1 (en) * 2003-04-28 2006-03-21 Advanced Micro Devices, Inc. Use of amorphous carbon for gate patterning
US6773998B1 (en) * 2003-05-20 2004-08-10 Advanced Micro Devices, Inc. Modified film stack and patterning strategy for stress compensation and prevention of pattern distortion in amorphous carbon gate patterning
JP4578785B2 (ja) * 2003-05-21 2010-11-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6835662B1 (en) 2003-07-14 2004-12-28 Advanced Micro Devices, Inc. Partially de-coupled core and periphery gate module process
DE10345455A1 (de) 2003-09-30 2005-05-04 Infineon Technologies Ag Verfahren zum Erzeugen einer Hartmaske und Hartmasken-Anordnung
KR100536801B1 (ko) * 2003-10-01 2005-12-14 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
TWI220560B (en) 2003-10-27 2004-08-21 Powerchip Semiconductor Corp NAND flash memory cell architecture, NAND flash memory cell array, manufacturing method and operating method of the same
US6867116B1 (en) * 2003-11-10 2005-03-15 Macronix International Co., Ltd. Fabrication method of sub-resolution pitch for integrated circuits
JP2005150333A (ja) 2003-11-14 2005-06-09 Sony Corp 半導体装置の製造方法
KR100554514B1 (ko) 2003-12-26 2006-03-03 삼성전자주식회사 반도체 장치에서 패턴 형성 방법 및 이를 이용한 게이트형성방법.
US6998332B2 (en) 2004-01-08 2006-02-14 International Business Machines Corporation Method of independent P and N gate length control of FET device made by sidewall image transfer technique
US6875703B1 (en) * 2004-01-20 2005-04-05 International Business Machines Corporation Method for forming quadruple density sidewall image transfer (SIT) structures
US7372091B2 (en) 2004-01-27 2008-05-13 Micron Technology, Inc. Selective epitaxy vertical integrated circuit components
US7064078B2 (en) 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
US8486287B2 (en) * 2004-03-19 2013-07-16 The Regents Of The University Of California Methods for fabrication of positional and compositionally controlled nanostructures on substrate
US7098105B2 (en) 2004-05-26 2006-08-29 Micron Technology, Inc. Methods for forming semiconductor structures
US6955961B1 (en) 2004-05-27 2005-10-18 Macronix International Co., Ltd. Method for defining a minimum pitch in an integrated circuit beyond photolithographic resolution
US20060026699A1 (en) * 2004-06-04 2006-02-02 Largaespada David A Methods and compositions for identification of genomic sequences
DE102005026228B4 (de) 2004-06-08 2010-04-15 Samsung Electronics Co., Ltd., Suwon Transistor vom GAA-Typ und Verfahren zu dessen Herstellung
US7183205B2 (en) * 2004-06-08 2007-02-27 Macronix International Co., Ltd. Method of pitch dimension shrinkage
JP4543767B2 (ja) * 2004-06-10 2010-09-15 株式会社ニコン 露光装置及びデバイス製造方法
US7208407B2 (en) * 2004-06-30 2007-04-24 Micron Technology, Inc. Flash memory cells with reduced distances between cell elements
US7473644B2 (en) 2004-07-01 2009-01-06 Micron Technology, Inc. Method for forming controlled geometry hardmasks including subresolution elements
US7074666B2 (en) 2004-07-28 2006-07-11 International Business Machines Corporation Borderless contact structures
KR100704470B1 (ko) 2004-07-29 2007-04-10 주식회사 하이닉스반도체 비결정성 탄소막을 희생 하드마스크로 이용하는반도체소자 제조 방법
US7175944B2 (en) 2004-08-31 2007-02-13 Micron Technology, Inc. Prevention of photoresist scumming
US7151040B2 (en) * 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
US7442976B2 (en) 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
US7910288B2 (en) * 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7115525B2 (en) * 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
US7655387B2 (en) * 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
KR100614651B1 (ko) * 2004-10-11 2006-08-22 삼성전자주식회사 회로 패턴의 노광을 위한 장치 및 방법, 사용되는포토마스크 및 그 설계 방법, 그리고 조명계 및 그 구현방법
US7208379B2 (en) * 2004-11-29 2007-04-24 Texas Instruments Incorporated Pitch multiplication process
US7298004B2 (en) 2004-11-30 2007-11-20 Infineon Technologies Ag Charge-trapping memory cell and method for production
KR100596795B1 (ko) 2004-12-16 2006-07-05 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 형성방법
US7183142B2 (en) 2005-01-13 2007-02-27 International Business Machines Corporation FinFETs with long gate length at high density
US7271107B2 (en) * 2005-02-03 2007-09-18 Lam Research Corporation Reduction of feature critical dimensions using multiple masks
KR100787352B1 (ko) 2005-02-23 2007-12-18 주식회사 하이닉스반도체 하드마스크용 조성물 및 이를 이용한 반도체 소자의 패턴형성 방법
US7390746B2 (en) * 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7253118B2 (en) * 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7611944B2 (en) * 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
KR100640639B1 (ko) * 2005-04-19 2006-10-31 삼성전자주식회사 미세콘택을 포함하는 반도체소자 및 그 제조방법
US7429536B2 (en) 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7547599B2 (en) * 2005-05-26 2009-06-16 Micron Technology, Inc. Multi-state memory cell
US7560390B2 (en) * 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7396781B2 (en) 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
JP2006351861A (ja) 2005-06-16 2006-12-28 Toshiba Corp 半導体装置の製造方法
US7413981B2 (en) * 2005-07-29 2008-08-19 Micron Technology, Inc. Pitch doubled circuit layout
US7291560B2 (en) * 2005-08-01 2007-11-06 Infineon Technologies Ag Method of production pitch fractionizations in semiconductor technology
US7816262B2 (en) * 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
US7829262B2 (en) * 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7759197B2 (en) * 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7572572B2 (en) * 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7393789B2 (en) * 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7687342B2 (en) * 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7776744B2 (en) * 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
KR101200938B1 (ko) 2005-09-30 2012-11-13 삼성전자주식회사 반도체 장치의 패턴 형성 방법
US7244638B2 (en) 2005-09-30 2007-07-17 Infineon Technologies Ag Semiconductor memory device and method of production
KR100714305B1 (ko) 2005-12-26 2007-05-02 삼성전자주식회사 자기정렬 이중패턴의 형성방법
KR100672123B1 (ko) 2006-02-02 2007-01-19 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
US20070210449A1 (en) 2006-03-07 2007-09-13 Dirk Caspary Memory device and an array of conductive lines and methods of making the same
US7351666B2 (en) 2006-03-17 2008-04-01 International Business Machines Corporation Layout and process to contact sub-lithographic structures
US7537866B2 (en) * 2006-05-24 2009-05-26 Synopsys, Inc. Patterning a single integrated circuit layer using multiple masks and multiple masking layers
US7825460B2 (en) 2006-09-06 2010-11-02 International Business Machines Corporation Vertical field effect transistor arrays and methods for fabrication thereof
US20080292991A1 (en) 2007-05-24 2008-11-27 Advanced Micro Devices, Inc. High fidelity multiple resist patterning
US7851135B2 (en) 2007-11-30 2010-12-14 Hynix Semiconductor Inc. Method of forming an etching mask pattern from developed negative and positive photoresist layers
US8324979B2 (en) * 2009-02-25 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Coupled microstrip lines with ground planes having ground strip shields and ground conductor extensions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5748237A (en) * 1980-09-05 1982-03-19 Nec Corp Manufacture of 2n doubling pattern
JPH0677180A (ja) * 1992-08-24 1994-03-18 Fujitsu Ltd 細線状エッチングマスクの製造方法
JP2000208434A (ja) * 1999-01-06 2000-07-28 Infineon Technol North America Corp 半導体素子をパタ―ン化する方法および半導体デバイス
JP2000357736A (ja) * 1999-06-15 2000-12-26 Toshiba Corp 半導体装置及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050384A (ja) * 2008-08-25 2010-03-04 Elpida Memory Inc 半導体装置の製造方法
WO2011125605A1 (ja) * 2010-04-02 2011-10-13 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法
JP2011216817A (ja) * 2010-04-02 2011-10-27 Tokyo Electron Ltd マスクパターンの形成方法及び半導体装置の製造方法
US8178366B2 (en) 2010-06-04 2012-05-15 Kabushiki Kaisha Toshiba Pattern forming method, manufacturing method of semiconductor device, and template manufacturing method
JP2015053097A (ja) * 2013-09-09 2015-03-19 株式会社東芝 パターン形成方法、磁気記録媒体の製造方法、及び磁気記録媒体
KR20160010017A (ko) * 2014-07-18 2016-01-27 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 반도체 장치 제조 방법
KR102186928B1 (ko) 2014-07-18 2020-12-04 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 반도체 장치 제조 방법
JP2019508889A (ja) * 2016-01-29 2019-03-28 東京エレクトロン株式会社 メモリフィンパターンを形成するための方法及びシステム
JP2019537254A (ja) * 2016-10-20 2019-12-19 東京エレクトロン株式会社 ビア対グリッドのパターニングにおけるオーバレイエラーを減少する方法
JP2022516645A (ja) * 2019-02-08 2022-03-01 ヨンチャン ケミカル カンパニー リミテッド 半導体製造プロセスにおけるシリコン又はシリコン化合物のパターンを形成するための新規方法
JP7191234B2 (ja) 2019-02-08 2022-12-16 ヨンチャン ケミカル カンパニー リミテッド 半導体製造プロセスにおけるシリコン又はシリコン化合物のパターンを形成するための新規方法

Also Published As

Publication number Publication date
US7429536B2 (en) 2008-09-30
KR20080017391A (ko) 2008-02-26
US20120228742A1 (en) 2012-09-13
TW200703512A (en) 2007-01-16
WO2006127586A2 (en) 2006-11-30
EP1886340B1 (en) 2013-02-27
WO2006127586A3 (en) 2007-04-19
KR101284410B1 (ko) 2013-07-15
US9099402B2 (en) 2015-08-04
US20080290527A1 (en) 2008-11-27
CN101180708A (zh) 2008-05-14
US20060263699A1 (en) 2006-11-23
EP1886340A2 (en) 2008-02-13
JP5239854B2 (ja) 2013-07-17
CN100547731C (zh) 2009-10-07
TWI299526B (en) 2008-08-01
US8207614B2 (en) 2012-06-26

Similar Documents

Publication Publication Date Title
JP5239854B2 (ja) 小さく、スペースの狭い構成物の配列を形成する方法
KR101003897B1 (ko) 피치 다중 콘택트 형성 방법
US9679781B2 (en) Methods for integrated circuit fabrication with protective coating for planarization
US10396281B2 (en) Methods for forming arrays of small, closely spaced features
US8663532B2 (en) Masking techniques and contact imprint reticles for dense semiconductor fabrication
US7547640B2 (en) Method for integrated circuit fabrication using pitch multiplication

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111212

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120111

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120608

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130318

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5239854

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250