JP5869057B2 - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP5869057B2
JP5869057B2 JP2014133580A JP2014133580A JP5869057B2 JP 5869057 B2 JP5869057 B2 JP 5869057B2 JP 2014133580 A JP2014133580 A JP 2014133580A JP 2014133580 A JP2014133580 A JP 2014133580A JP 5869057 B2 JP5869057 B2 JP 5869057B2
Authority
JP
Japan
Prior art keywords
gate
selection transistor
memory cell
interval
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014133580A
Other languages
English (en)
Other versions
JP2016012661A (ja
Inventor
矢野　勝
勝 矢野
王炳堯
Original Assignee
ウィンボンド エレクトロニクス コーポレーション
ウィンボンド エレクトロニクス コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウィンボンド エレクトロニクス コーポレーション, ウィンボンド エレクトロニクス コーポレーション filed Critical ウィンボンド エレクトロニクス コーポレーション
Priority to JP2014133580A priority Critical patent/JP5869057B2/ja
Priority to KR1020140195284A priority patent/KR101694389B1/ko
Priority to US14/621,344 priority patent/US9449697B2/en
Publication of JP2016012661A publication Critical patent/JP2016012661A/ja
Application granted granted Critical
Publication of JP5869057B2 publication Critical patent/JP5869057B2/ja
Priority to US15/237,640 priority patent/US9768184B2/en
Priority to US15/672,298 priority patent/US9935116B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、ＮＡＮＤ型のメモリセルを有するフラッシュメモリに関し、特に、メモリアレイのレイアウト構造およびプログラムに関する。
ＮＡＮＤ型のフラッシュメモリは、メモリセルを直列接続したＮＡＮＤストリングが複数形成されたメモリセルアレイを有する。典型的なＮＡＮＤストリングは、直列に接続された複数のメモリセルと、複数のメモリセルの一方の端部に直列に接続されたビット線選択トランジスタと、他方の端部に直列に接続されたソース線選択トランジスタとを有する。ビット線選択トランジスタのドレインはビット線に接続され、ソース線選択トランジスタのソースはソース線に接続される。ビット線選択トランジスタおよびソース線選択トランジスタは、選択ゲート線によって、読出し、プログラム、消去動作時に選択的に駆動される（特許文献１）。
特開２０１２−１９０５０１号公報
図１は、フラッシュメモリのＮＡＮＤストリングの回路構成を示す。同図に示すように、１つのメモリブロック内にｎ個のＮＡＮＤストリングＮＵが行方向に配列されている。図１には、８つのＮＡＮＤストリングが例示されている。１つのＮＡＮＤストリングＮＵは、例えば、直列に接続された８つのメモリセルMCi(i=０、１、・・・、７)と、メモリセルMC7のドレイン側に接続されたビット線選択トランジスタTDと、メモリセルMC0のソース側に接続されたソース線選択トランジスタTSとを含む。ビット線選択トランジスタTDのドレインは、対応するグローバルビット線GBLに接続され、ソース線選択トランジスタTSのソースは、共通のソース線SLに接続される。
図２は、メモリアレイの１つのブロックの概略レイアウト、図３は、図２のＡ−Ａ線の概略断面図である。Ｐウエル内に形成された複数のＮＡＮＤストリングがBL1、BL2〜BL8の方向に配列され、複数のＮＡＮＤストリングは、ビット線コンタクトBCOを介して各グローバルビット線（図２には省略）GBL１〜GBL8に接続される。複数のＮＡＮＤストリングの行方向のメモリセルMC0〜MC7の各フローティングゲートは、コントロールゲートを兼ねたワード線WL0〜WL7によってそれぞれ共通に接続される。各メモリセルのフローティングゲートおよびワード線WL0〜WL7は、例えば、導電性のポリシリコン層から構成され、各ワード線WL0〜WL7は、メモリアレイ上を互いに平行に延在している。各ワード線をパターニングするとき、その直下のフローティングゲートも同時にパターニングされるので、メモリセルのゲート長は、ワード線の幅に実質的に等しい。
行方向のビット線選択トランジスタTDの各ゲートには、選択ゲート線SGDが共通に接続され、同様に、ソース線選択トランジスタTSの各ゲートには、選択ゲート線SGSが共通に接続される。選択ゲート線SGD、SGSは、例えば、導電性のポリシリコン層から構成される。選択ゲート線SGDは、ワード線WL7に平行に延在し、選択ゲート線SGSは、ワード線WL0に平行に延在する。グローバルビット線GBL2は、図３に示すように、ビット線コンタクトBCOを介してビット線選択トランジスタの拡散領域に接続され、共通ソース線SLは、ソース線コンタクトSCOを介してソース線選択トランジスタの拡散領域に接続される。ソース線SLおよびグローバルビット線GBLは、導電性のポリシリコンまたは金属層から構成される。
選択ゲート線SGDとワード線WL7との間隔（ビット線選択トランジスタのゲートとメモリセルMC7のゲートとの間隔）はＳ１であり、選択ゲート線SGSとワード線WL0との間隔（ソース線選択トランジスタのゲートとメモリセルMC0のゲートとの間隔）はＳ２であり、各ワード線の間隔（ＮＡＮＤストリング方向のメモリセルの間隔）はＳ３である。微細加工を精度良く行うために、間隔Ｓ１＝Ｓ２＝Ｓ３であることが望ましく、ブロック内の複数のＮＡＮＤストリングのレイアウトは、実質的に対称である。
プログラム動作が行われるとき、例えば、選択ページには、１８〜２０Ｖのプログラム電圧が印加され、非選択ページには、パス電圧として８〜９Ｖが印加される。選択ゲート線SGSには０Ｖが印加され、選択ゲート線SGDには、Vccとして、例えば、１．５Ｖが印加される。プログラムされるべき選択メモリセルを含むビット線（以下、選択ビット線という）には０Ｖ、プログラム禁止の非選択メモリセルを含むビット線（以下、非選択ビット線という）には、Vcc、または１．５Ｖが印加される。これにより、選択メモリセルのチャネル電位は０Ｖに接地され、非選択メモリセルのチャネル電位は、ビット線選択トランジスタがカットオフされた後にプログラム電圧およびパス電圧の印加に応答してワード線とチャネルとの容量結合により、例えば７〜８Ｖに自動的に昇圧（セルフブースト）とされる。こうして、選択メモリセルには、FNトンネリングにより電子が注入され、非選択メモリセルには、電子が注入されない。
半導体加工技術の進歩により、選択ゲート線SGSとワード線WL0との間隔Ｓ１、Ｓ２がナノオーダー程度に狭くなると、ＧＩＤＬ（Gate Induced Drain Leakage）によるリーク電流の問題が無視できなくなる。ワード線WL0が選択ページである場合を想定する。選択メモリセルMC0のチャネル電位は０Ｖであり、非選択メモリセルMC0のチャネル電位は7〜8Ｖである。図４は、非選択メモリセルMC0の様子を説明する図である。非選択メモリセルMC0のワード線WL0、すなわちコントロールゲート１４には、１８〜２０Ｖのプログラム電圧が印加されるが、非選択メモリセルMC0のチャネル１０の電位が７〜８Ｖに自動的に昇圧されるため、チャネル１０とフローティングゲート１２間の電位差は、電子をFN注入させるのに十分な大きさではない。
非選択メモリセルMC0のチャネル１０およびＮ＋拡散領域１６は、比較的高い電圧に昇圧されるため、チャネル１０および拡散領域１６の近傍には一定の空乏領域が形成されている。選択ゲート線SGSには、０Ｖが印加されるため、選択ゲート線SGSの直下のチャネル２０には空乏領域がほとんど形成されていない。そうすると、チャンネル２０から回り込んだ電子が、比較的高い電圧を有する拡散領域１６に引き寄せられ、電子が拡散領域１６に飛び込んでしまう。間隔Ｓ２が非常に狭いと、言い換えれば、拡散領域１６の幅が短いと、拡散領域１６に飛び込んだ電子は、ゲート絶縁膜をトンネリングし、非選択メモリセルMC0のフローティングゲート１２に注入されてしまう。その結果、本来プログラムされない非選択メモリセルMC0のしきい値が変動してしまう。
他方、ビット線選択トランジスタTDに隣接するワード線WL7をプログラムする場合にも同様にＧＩＤＬによる問題が生じ得る。選択ゲート線SGDには、例えば１．５Ｖの電圧が印加されるため、選択ゲート線SGDの直下のチャネル３０には反転層ないし一定の空乏領域が形成される。それ故、チャネル３０から回り込んで拡散領域３２へ注入される電子の量は、ソース線選択トランジスタの場合よりも小さく、非選択メモリセルMC7のしきい値の変動は、非選択メモリセルMC0ほど大きくならない。
ＧＩＤＬによる問題を解決する手法として、ソース線選択トランジスタとビット線選択トランジスタにそれぞれ隣接する位置にダミーワード線（ダミーセル）を配置することも可能であるが、そうすると、メモリアレイのレイアウトが大きくなり、ひいてはチップサイズが大きくなってしまう。
本発明は、このような従来の課題を解決し、プログラム動作時に生じるリーク電流を抑制し、信頼性の高いプログラムを行うことができる半導体記憶装置を提供することを目的とする。
本発明に係る半導体記憶装置は、複数のＮＡＮＤ型のストリングが形成されたメモリアレイを有し、１つのストリングは、直列に接続された複数のメモリセルと、前記複数のメモリセルの一方の端部に接続されたビット線選択トランジスタと、前記複数のメモリセルの他方の端部に接続されたソース線選択トランジスタとを有し、複数のストリングの行方向の複数のメモリセルのゲートが各ワード線に共通に接続され、複数のストリングの行方向の複数のソース線選択トランジスタのゲートが第１の選択ゲート線に共通に接続され、複数のストリングの行方向の複数のビット線選択トランジスタのゲートが第２の選択ゲート線に共通に接続され、ソース線選択トランジスタのゲートとこれに隣接するワード線のメモリセルのゲートとの第１の間隔は、ビット線選択トランジスタのゲートとこれに隣接するワード線のメモリセルのゲートとの第２の間隔よりも大きい。
好ましくは前記第１の間隔は、ストリングを構成するメモリセルのゲート間の第３の間隔よりも大きい。好ましくは前記第１の間隔は、第２の間隔の２倍であり、前記第２の間隔と前記第３の間隔は等しい。好ましくはプログラム動作時に、第１の選択ゲート線には、ソース線選択トランジスタを非導通にする電圧が印加される。好ましくはプログラム動作時に、第２の選択ゲート線に隣接するワード線が選択されたページであるか否かを判定し、選択されたページであると判定された場合に、ビット線選択トランジスタを導通させるために第２の選択ゲート線に第１の電圧を印加し、選択されたページでないと判定された場合に、ビット線選択トランジスタを導通させるために第２の選択ゲート線に第２の電圧を印加し、第１の電圧は第２の電圧よりも大きい。好ましくはメモリアレイのブロック内に配置される複数のストリングのレイアウトは非対称である。
本発明に係る、ＮＡＮＤ型のメモリアレイを有する半導体記憶装置の製造方法は、メモリセルのゲートを構成する被加工膜上にハードマスクを形成する工程と、前記ハードマスク上に複数のレジストパターンを形成する工程と、前記複数のレジストパターンの側壁にスペーサ層を形成する工程と、前記複数のレジストパターンおよびスペーサ層をマスクに前記ハードマスクをエッチングする工程と、前記複数のレジストパターンおよびスペーサ層を除去した後、別の複数のレジストパターンを前記ハードマスク上に形成する工程と、前記別の複数のレジストパターンの側壁にスペーサ層を形成する工程と、前記別の複数のレジストパターンを除去する工程と、残存したスペーサ層をマスクに用いて前記ハードマスクをエッチングする工程と、前記ハードマスクをマスクに用いて前記被加工膜をエッチングしメモリセルのゲートを形成する工程とを含み、メモリアレイは、ソース線選択トランジスタのゲートとこれに隣接するメモリセルのゲートとの第１の間隔がビット線選択トランジスタのゲートとこれに隣接するメモリセルのゲートとの第２の間隔よりも大きい非対称構造を有する。
さらに本発明に係る、ＮＡＮＤ型のメモリアレイを有する半導体記憶装置の製造方法は、メモリセルのゲートを構成する被加工膜上に複数のレジストパターンを形成する工程と、前記複数のレジストパターンの側壁にスペーサ層を形成する工程と、前記複数のレジストパターンを除去する工程と、前記複数のスペーサ層をマスクに前記被加工膜をエッチングし、複数のゲートを形成する工程と、複数のゲートの一部を除去する工程とを有し、メモリアレイは、ソース線選択トランジスタのゲートとこれに隣接するメモリセルのゲートとの第１の間隔がビット線選択トランジスタのゲートとこれに隣接するメモリセルのゲートとの第２の間隔よりも大きい非対称構造を有する。
さらに本発明に係る、ＮＡＮＤ型のメモリアレイを有する半導体記憶装置の製造方法は、メモリセルのゲートを構成する被加工膜上に複数のレジストパターンを形成する工程と、前記複数のレジストパターンを含む全面に絶縁層を形成する工程と、前記絶縁層上にレジスト層を形成する工程と、前記絶縁層の両側の側壁に前記レジスト層が残存するように前記レジスト層をエッチングする工程と、前記絶縁層を除去する工程と、前記レジストパターンおよび残存したレジスト層をマスクに用いて前記被加工膜をエッチングし、複数のゲートを形成する工程と、前記レジストパターンおよび残存したレジスト層を除去する工程と、複数のゲートの一部を除去する工程とを有し、メモリアレイは、ソース線選択トランジスタのゲートとこれに隣接するメモリセルのゲートとの第１の間隔がビット線選択トランジスタのゲートとこれに隣接するメモリセルのゲートとの第２の間隔よりも大きい非対称構造を有する。
本発明によれば、プログラム動作時にＧＩＤＬに起因したリーク電流により非選択メモリセルのしきい値が変動することを抑制することができる。また、ビット線選択トランジスタに隣接するワード線が選択された場合には、ビット線選択トランジスタの選択ゲート線の電圧を大きくすることで、非選択メモリセルのしきい値が変動することを抑制することができる。さらにメモリアレイの一方の第１の間隔のみを拡張することで、ＧＩＤＬによるリークを抑制するようにしたので、メモリアレイのレイアウトないしチップが大きくなることを抑制することができる。
フラッシュメモリのＮＡＮＤストリングの構成を示す回路図である。 従来のフラッシュメモリのメモリアレイの概略レイアウトを示す平面図である。 図２のＡ−Ａ線概略断面図である。 従来のフラッシュメモリのプログラム動作時の非選択メモリセルへのリーク電流を説明する図である。 本発明の実施例に係るフラッシュメモリの一構成例を示すブロック図である。 本発明の実施例に係るフラッシュメモリのメモリアレイの概略レイアウトを示す平面図である。 図６のＡ−Ａ線概略断面図である。 本実施例に係るフラッシュメモリの動作時に各部に印加される電圧の一例を示す図である。 本発明の第２の実施例に係るプログラム動作を説明するフローである。 本発明の第３の実施例に係る非対称メモリアレイの製造方法を説明する図である。 本発明の第３の実施例に係る非対称メモリアレイの製造方法を説明する図である。 本発明の第３の実施例に係る非対称メモリアレイの製造方法を説明する図である。 本発明の第４の実施例に係る非対称メモリアレイの製造方法を説明する図である。 本発明の第４の実施例に係る非対称メモリアレイの他の製造方法を説明する図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、図面は、分かり易くするために各部を強調して示してあり、実際のデバイスのスケールとは同一ではないことに留意すべきである。
図５は、本発明の実施例に係るＮＡＮＤ型のフラッシュメモリの構成を示すブロック図である。本実施例のフラッシュメモリ１００は、行列状に配列された複数のメモリセルが形成されたメモリアレイ１１０と、外部入出力端子Ｉ／Ｏに接続され入出力データを保持する入出力バッファ１２０と、入出力バッファ１２０からのアドレスデータを受け取るアドレスレジスタ１３０と、入出力されるデータを保持するデータレジスタ１４０、入出力バッファ１２０からのコマンドデータおよび外部制御信号（図示されないチップイネーブルやアドレスラッチイネーブル等）に基づき各部を制御する制御信号Ｃ１、Ｃ２、Ｃ３等を供給するコントローラ１５０と、アドレスレジスタ１３０からの行アドレス情報Ａｘをデコードしデコード結果に基づきブロックの選択およびワード線の選択等を行うワード線選択回路１６０と、ビット線を介して読み出されたデータを保持したり、ビット線を介してプログラムデータ等を保持するページバッファ／センス回路１７０と、アドレスレジスタ１３０からの列アドレス情報Ａｙをデコードし当該デコード結果に基づきビット線の選択等を行う列選択回路１８０と、データの読出し、プログラムおよび消去等のために必要な電圧（プログラム電圧Vpgm、パス電圧Vpass、読出し電圧Vread、消去電圧Versなど）を生成する内部電圧発生回路１９０とを含んで構成される。
メモリアレイ１１０は、列方向に配置された複数のブロックBLK(0)、BLK(1)、・・・、BLK(m)を有する。ブロックの一方の端部には、センス回路１７０が配置される。但し、センス回路１７０は、ブロックの他方の端部、あるいは両側の端部に配置されるものであってもよい。１つのメモリブロックには、図１に示すように、複数のＮＡＮＤストリングＮＵが形成される。メモリセルは、典型的に、Ｐウエル内に形成されたＮ型の拡散領域であるソース／ドレインと、ソース／ドレイン間のチャンネル上に形成されたトンネル酸化膜と、トンネル酸化膜上に形成されたフローティングゲート（電荷蓄積層）と、フローティングゲート上に誘電体膜を介して形成されたコントロールゲートとを含むＭＯＳ構造を有する。フローティングゲートに電荷が蓄積されていないとき、つまりデータ「１」が書込まれているとき、しきい値は負状態にあり、メモリセルは、ノーマリオンである。フローティングゲートに電子が蓄積されたとき、つまりデータ「０」が書込まれているとき、しきい値は正にシフトし、メモリセルは、ノーマリオフである。
図６は、本実施例のメモリアレイの概略レイアウト、図７は、図６のＡ−Ａ線断面図、図８は、各動作時に印加される電圧の一例を示す。本実施例のメモリアレイは、図６に示すように、ソース線選択トランジスタの選択ゲート線SGSに隣接するワード線WL0が選択ゲート線SGSから大きく離間されている。つまり、ソース線選択トランジスタのゲートとワード線WL0に接続されたメモリセルMC0のフローティングゲートとの間隔Ｓ４は、従来の図２に示す間隔Ｓ２よりも大きい（Ｓ４＞Ｓ２）。より好ましくは、Ｓ４=２×Ｓ１であり、Ｓ１＝Ｓ３である。
プログラム動作時に、選択ゲート線SGSに隣接するワード線WL0が選択ページであるとき、ワード線WL0にプログラム電圧が印加される。このときの非選択メモリセルMC0の様子を図７に示す。選択ビット線には、０Ｖが供給され、非選択ビット線には、例えば、１．５Ｖが供給され、ビット線選択トランジスタの選択ゲート線SGDには、例えば、１．５Ｖまたはそれより大きな電圧が印加される。これにより、選択メモリセルのチャンネルの電位は０Ｖ、非選択メモリセルのチャネル１０の電位は、７〜８Ｖに昇圧される。
Ｎ＋拡散領域１６の電位は、チャネル１０と同様に昇圧されるため、その近傍に空乏領域が形成される。選択ゲート線SGSには０Ｖが印加され、その直下のチャネル２０には、ほとんど空乏領域が形成されない。このため、チャネル２０から回り込んだ電子が高電圧の拡散領域１６内に飛び込む。しかしながら、拡散領域１６の幅、すなわち、選択ゲート線SGSとメモリセルMC0のフローティングゲートとの間隔Ｓ４が十分に大きいため、拡散領域１６に飛び込んだ電子は、拡散領域１６内を走行中にエネルギーを失い、容易にゲート絶縁膜をトンネリングすることができ難くなる。
このように本実施例によれば、ソース線選択トランジスタに隣接するメモリセルを、ソース線選択トランジスタから離間させることで、プログラム動作時のＧＩＤＬに起因する非選択メモリセルMC0のフローティングゲート１２への電子の注入が抑制され、非選択メモリセルMC0の不所望なしきい値の変動を抑制することができる。
次に、本発明の第２の実施例について説明する。第１の実施例では、ソース選択トランジスタ側のメモリセルのＧＩＤＬによるしきい値変動を抑制する方法を示したが、第２の実施例は、ビット線選択トランジスタ側のメモリセルのＧＩＤＬによるしきい値変動を抑制する方法に関する。
選択ゲート線SGDに印加される電圧VSGDは、ビット線選択トランジスタを導通させる大きさでなければならない。例えば、非選択ビット線に供給される電圧がVbであるとき、電圧VSGDは、Vb＋Vth（Vthは、ビット線選択トランジスタのしきい値）よりも大きな値となる。
本実施例では、ビット線選択トランジスタの選択ゲート線SGDに印加される電圧VSGDを従来よりも大きくすることで、選択ゲート線SGDの直下のチャネル３０に十分な反転層および空乏領域が形成されるようにする。これにより、Ｐウエル領域２２の電子がチャネル３０から回り込んで拡散領域３２へ飛び込み難くさせ、その結果、非選択メモリセルMC7のしきい値の変動を抑制する。
第２の実施例の好ましい態様では、選択ゲート線SGDに隣接するワード線WL7が選択ページであるとき、選択ゲート線SGDの電圧VSGDが大きくなるようにしてもよい。図９は、このような動作を行うときのフローを示している。外部ホストからプログラムコマンドが入力されると（Ｓ１００）、コントローラ１５０は、プログラムを開始するシーケンスを開始する。引き続き、外部ホストからプログラムデータおよびアドレスデータが入力されると（Ｓ１０２）、コントローラ１５０は、プログラムするページがビット線選択トランジスタに隣接するページ（図７の例では、ワードWL7）に該当するか否かを判定する（Ｓ１０４）。隣接するページに該当する場合には、選択ゲート線SGDの電圧VSGD=Ｖ１となるようにワード線選択回路１６０を制御し（Ｓ１０６）、該当しない場合には、電圧VSGD＝Ｖ２となるようにワード線選択回路１６０を制御する（Ｓ１０８）。ここで、電圧Ｖ１＞Ｖ２の関係にあり、例えば、Ｖ１＝３．０Ｖ、Ｖ２＝１．５Ｖである。
これにより、ビット線選択トランジスタ側の非選択メモリセルへのＧＩＤＬによる不所望なしきい値変動を抑制することができる。
次に、本発明の第３の実施例に係る非対称構造のメモリアレイの製造方法を図１０、図１１、図１２に示す。これらの断面図は、図６に示すビット線方向（ＮＡＮＤストリングの方向）の概略断面図である。好ましい態様では、本実施例のメモリアレイをダブルパターンニング技術を利用して製造する。
先ず、図１０（Ａ）に示すように、被加工膜２００上に、ハードマスク２１０、下層膜２２０が形成され、下層膜２２０上にレジストパターンＰＲが形成される。レジストパターンＰＰは、幅ＷＰＲを有し、一定の間隔Ｌで形成される。ハードマスク２１０および下層膜２２０は、例えば、ＳｉＯ２またはＳｉ３Ｎ４などの絶縁膜から構成される。他の態様では、下層膜２２０は、ハードマスク２１０と同一の材料から構成されることができる。被加工膜２００は、ここでは、メモリセルのゲート（フローティングゲートおよびコントロールゲート）を構成し、例えばポリシリコン層などから構成される。なお、ここには図示しないが、メモリセルのゲートは、ソース線選択トランジスタおよびドレイン線選択トランジスタのゲートと同時に製造することができる。
次に、レジストパターンＰＲ上に、一定の膜厚を有するＳｉＯ２等の絶縁膜を形成した後、当該絶縁膜を平坦にエッチバックすることで、図１０（Ｂ）に示すように、レジストパターンＰＲの両側の側壁にスペーサ層ＳＰが形成される。スペーサ層ＳＰの幅ＷＳＰは、エッチング条件により適宜選択可能である。次に、図１０（Ｃ）に示すようにレジストパターンＰＲおよびスペーサ層ＳＰをマスクに、下層膜２２０およびハードマスク２１０がエッチングされる。
次に、下層膜２２０をハードマスク２１０上に再び形成した後、図１１（Ｄ）に示すように、２回目のフォトリソ工程によりレジストパターンＰＲが形成される。レジストパターンＰＰは、例えば、図１０（Ａ）のときと同様に幅ＷＰＲであることができ、図１０（Ａ）のレジストパターンＰＲの位置を反転した位置、あるいはハードマスク２１０の開口を覆うような位置に位置決めされる。次に、図１１（Ｅ）に示すように、全面に一定の膜厚の絶縁膜を形成し、これをエッチバックすることで、レジストパターンＰＲの両側の側壁に幅ＷＳＰのスペーサ層ＳＰが形成される。次に、図１１（Ｆ）に示すように、レジストパターンＰＲをアッシング等により除去した後、図１２（Ｇ）に示すように、スペーサ層ＳＰをマスクにして下層膜２２０およびハードマスク２１０がエッチングされる。
次に、図１２（Ｈ）に示すように、ハードマスク２１０および被加工層２００に対して選択性のあるエッチャントを用いてスペーサ層ＳＰおよび下層膜２２０を除去することで、パターンニングされたハードマスク２１０を得ることができる。ハードマスク２１０の幅ＷＨＭは、レジストパターンＰＲの幅ＷＰＲよりも小さく、レジストパターンＰＲの幅ＷＰＲ、間隔Ｌ、スペーサ層ＳＰの幅ＷＳＰ等を調整することで、ハードマスク２１０の幅ＷＨＭを、例えば、ＷＨＭ＝１／２ＷＲＰにすることができる。ハードマスク２１０をマスクに用いて被加工層２００をエッチングすることで、短チャンネルのメモリセルのゲート構造を得ることができる。
このように本実施例によれば、ダブルパターンニング技術を用いることで、フォトリソ工程における解像度の限界を超える線幅のメモリセルを形成することが可能になる。それ故、高密度に集積されたメモリアレイを形成し、メモリアレイの占有面積を削減することができる。
上記の例では、図１２（Ｇ）に示す工程からスペーサ層ＳＰおよび下層膜２２０を除去し、ハードマスク２１０を露出させるようにしたが、必ずしもこれに限らず、図１２（Ｇ）の状態において、スペーサ層ＳＰをマスクに用いて被加工層２００をエッチングするようにしてもよい。
また、上記したように本実施例のメモリアレイは非対称構造を有する。ダブルパターンニング技術を用いて非対称構造を形成するには、次のようなアプローチが可能である。ダブルパターンニング技術では、レジストパターンの両側の側壁に形成されたスペーサ層ＳＰを利用してハードマスクが形成されるため、最終的に形成されるハードマスクの数は、常に２の倍数となる。そこで、図６に示すように１つのＮＡＮＤストリングが８つのメモリセル（８本のワード線WL0〜WL7）を有する場合には、ダブルパターンニング技術により、１０本のハードマスクを形成し、その後、一方の端部側の２本のハードマスクを除去する。これにより、ワード線WL0と選択ゲート線SGSとの間隔Ｓ４を、ワード線WL7と選択ゲート線SGDとの間隔Ｓ１よりも十分に大きくすることができる。
また、上記と異なる他のアプローチとしては、ダブルパターンニング技術により８本のハードマスクを形成するが、その一方の端部に形成されるハードマスクと選択ゲート線SGDとの間隔Ｓ４が、他方の端部に形成されるハードマスクと選択ゲート線SGSとの間隔Ｓ１よりも大きくなるように位置決めが行われる。
次に、本発明の第４の実施例に係る非対称構造のメモリアレイの製造方法を図１３に示す。図１３（Ａ）に示すように、下層膜３００上に被加工層３１０が形成され、被加工層３１０上に、フォトリソ工程によりレジストパターンＰＲが形成される。次に、図１３（Ｂ）に示すように、一定の膜厚の絶縁膜３２０を全面に形成した後、図１３（Ｃ）に示すように、絶縁膜３２０をエッチバックし、レジストパターンＰＲの両側の側面にスペーサ層ＳＰを形成する。次に、図１３（Ｄ）に示すように、レジストパターンＰＲをアッシング等により除去し、スペーサ層ＳＰを形成する。次に、図１３（Ｅ）に示すように、スペーサ層ＳＰをマスクに用いて被加工層３１０をエッチングする。
このように本実施例によれば、１回のフォトリソ工程により自己整合的にスペーサ層ＳＰのマスクパターンを形成することができる。さらに、レジストパターンＰＲの幅ＷＰＲ、間隔Ｌ、スペーサ層ＳＰの幅Ｗを適宜調整することで、レジストパターンＰＲの間隔（ピッチ）よりも小さい、例えば１／２のピッチのスペーサ層ＳＰのマスクパターンを形成することができる。
次に、第４の実施例の変形例を図１４に示す。図１３（Ａ）、（Ｂ）の工程の後、図１４（Ａ）に示すように、全面に一定の膜厚のレジスト膜３３０を形成する。次に、図１４（Ｂ）に示すように、レジスト３３０をエッチバックし、絶縁膜３２０の両側の側壁にレジスト３３０が残存するような平坦化が行われる。次に、図１４（Ｃ）に示すように、露出された絶縁膜３２０が選択性のある異方性エッチングにより除去される。これにより、レジストパターンＰＲの間にレジストパターン３３０が形成される。次に、図１４（Ｄ）に示すように、レジストパターンＰＲ、３３０を用いて被加工層３１０をエッチングし、その後、レジストパターンＰＲ、３３０をアッシング等により除去する。その結果、図１３（Ｅ）のパターンを反転させたパターンが形成される。
第４の実施例においても、第３の実施例と同様に、狭ピッチ、短チャンネルのメモリセルアレイを形成することができる。また、第３の実施例のときと同様に、ワード線WL0と選択ゲート線SGSとの間隔Ｓ４を、ワード線WL7と選択ゲート線SDSとの間隔Ｓ１よりも大きくするため、余分に形成された一方の端部の一対のハードマスクを削除するか、あるいは一方の端部のハードマスクが形成される位置を選択ゲート線SGSから間隔Ｓ４となるように位置決めされる。
以上のように本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
上記実施例は、間隔Ｓ１＝Ｓ３、Ｓ４＝２×Ｓ１である例を示したが、これらは一例であって、本発明は、このような関係に限定されるものではない。さらに上記実施例は、１つのブロックに、８つのＮＡＮＤストリングの例を示し、１つのストリングが８つのメモリセルを有する例を示したが、これらは一例であって、本発明はこれに限定されるものではない。
１００：フラッシュメモリ
１１０：メモリアレイ
１２０：入出力バッファ
１３０：アドレスレジスタ
１４０：データレジスタ
１５０：コントローラ
１６０：ワード線選択回路
１７０：ページバッファ／センス回路
１８０：列選択回路
２００：被加工層
２１０：ハードマスク
２２０：下地膜
ＰＲ：レジストパターン

Claims (9)

  1. 複数のＮＡＮＤ型のストリングが形成されたメモリアレイを有し、
    １つのストリングは、直列に接続された複数のメモリセルと、前記複数のメモリセルの一方の端部に接続されたビット線選択トランジスタと、前記複数のメモリセルの他方の端部に接続されたソース線選択トランジスタとを有し、
    複数のストリングの行方向の複数のメモリセルのゲートが各ワード線に共通に接続され、
    複数のストリングの行方向の複数のソース線選択トランジスタのゲートが第１の選択ゲート線に共通に接続され、
    複数のストリングの行方向の複数のビット線選択トランジスタのゲートが第２の選択ゲート線に共通に接続され、
    ソース線選択トランジスタのゲートとこれに隣接するワード線のメモリセルのゲートとの第１の間隔は、ビット線選択トランジスタのゲートとこれに隣接するワード線のメモリセルのゲートとの第２の間隔よりも大きく、
    プログラム動作時に、第２の選択ゲート線に隣接するワード線が選択されたページであるか否かを判定し、選択されたページであると判定された場合に、ビット線選択トランジスタを導通させるために第２の選択ゲート線に第１の電圧を印加し、選択されたページでないと判定された場合に、ビット線選択トランジスタを導通させるために第２の選択ゲート線に第２の電圧を印加し、第１の電圧は第２の電圧よりも大きい、半導体記憶装置。
  2. 前記第１の間隔は、ストリングを構成するメモリセルのゲート間の第３の間隔よりも大きい、請求項１に記載の半導体記憶装置。
  3. 前記第１の間隔は、第２の間隔の２倍であり、前記第２の間隔と前記第３の間隔は等しい、請求項１または２に記載の半導体記憶装置。
  4. プログラム動作時に、第１の選択ゲート線には、ソース線選択トランジスタを非導通にする電圧が印加される、請求項１ないし３いずれか１つに記載の半導体記憶装置。
  5. メモリアレイのブロック内に配置される複数のストリングのレイアウトは非対称である、請求項１ないし４いずれか１つに記載の半導体記憶装置。
  6. 直列に接続された複数のメモリセルと、前記複数のメモリセルの一方の端部に接続されたビット線選択トランジスタと、前記複数のメモリセルの他方の端部に接続されたソース線選択トランジスタとを有するストリングが形成されたメモリアレイを有する、フラッシュメモリのプログラム方法であって、
    プログラム動作時に、第２の選択ゲート線に隣接するワード線が選択されたページであるか否かを判定し、選択されたページであると判定された場合に、ビット線選択トランジスタを導通させるために第２の選択ゲート線に第１の電圧を印加し、選択されたページでないと判定された場合に、ビット線選択トランジスタを導通させるために第２の選択ゲート線に第２の電圧を印加し、第１の電圧は第２の電圧よりも大きい、プログラム方法。
  7. ＮＡＮＤ型のメモリアレイを有する半導体記憶装置の製造方法であって、
    メモリセルのゲートを構成する被加工膜上にハードマスクを形成する工程と、
    前記ハードマスク上に複数のレジストパターンを形成する工程と、
    前記複数のレジストパターンの側壁にスペーサ層を形成する工程と、
    前記複数のレジストパターンおよびスペーサ層をマスクに前記ハードマスクをエッチングする工程と、
    前記複数のレジストパターンおよびスペーサ層を除去した後、別の複数のレジストパターンを前記ハードマスク上に形成する工程と、
    前記別の複数のレジストパターンの側壁にスペーサ層を形成する工程と、
    前記別の複数のレジストパターンを除去する工程と、
    残存したスペーサ層をマスクに用いて前記ハードマスクをエッチングする工程と、
    前記ハードマスクをマスクに用いて前記被加工膜をエッチングしメモリセルのゲートを形成する工程とを含み、
    メモリアレイは、ソース線選択トランジスタのゲートとこれに隣接するメモリセルのゲートとの第１の間隔がビット線選択トランジスタのゲートとこれに隣接するメモリセルのゲートとの第２の間隔よりも大きい非対称構造を有する、製造方法。
  8. ＮＡＮＤ型のメモリアレイを有する半導体記憶装置の製造方法であって、
    メモリセルのゲートを構成する被加工膜上に複数のレジストパターンを形成する工程と、
    前記複数のレジストパターンを含む全面に絶縁層を形成する工程と、
    前記絶縁層上にレジスト層を形成する工程と、
    前記絶縁層の両側の側壁に前記レジスト層が残存するように前記レジスト層をエッチングする工程と、
    前記絶縁層を除去する工程と、
    前記レジストパターンおよび残存したレジスト層をマスクに用いて前記被加工膜をエッチングし、複数のゲートを形成する工程と、
    前記レジストパターンおよび残存したレジスト層を除去する工程とを有し、
    メモリアレイは、ソース線選択トランジスタのゲートとこれに隣接するメモリセルのゲートとの第１の間隔がビット線選択トランジスタのゲートとこれに隣接するメモリセルのゲートとの第２の間隔よりも大きい非対称構造を有する、製造方法。
  9. 製造方法はさらに、複数のゲートの一部を除去する工程を含む、請求項７または８いずれか１つに記載の製造方法。
JP2014133580A 2014-06-30 2014-06-30 半導体記憶装置 Active JP5869057B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014133580A JP5869057B2 (ja) 2014-06-30 2014-06-30 半導体記憶装置
KR1020140195284A KR101694389B1 (ko) 2014-06-30 2014-12-31 반도체 메모리 장치 및 그 제조방법
US14/621,344 US9449697B2 (en) 2014-06-30 2015-02-12 Semiconductor memory device and manufacturing method thereof
US15/237,640 US9768184B2 (en) 2014-06-30 2016-08-16 Manufacturing method of semiconductor memory device
US15/672,298 US9935116B2 (en) 2014-06-30 2017-08-09 Manufacturing method of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014133580A JP5869057B2 (ja) 2014-06-30 2014-06-30 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2016012661A JP2016012661A (ja) 2016-01-21
JP5869057B2 true JP5869057B2 (ja) 2016-02-24

Family

ID=54931247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014133580A Active JP5869057B2 (ja) 2014-06-30 2014-06-30 半導体記憶装置

Country Status (3)

Country Link
US (3) US9449697B2 (ja)
JP (1) JP5869057B2 (ja)
KR (1) KR101694389B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5869057B2 (ja) * 2014-06-30 2016-02-24 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US11551761B1 (en) * 2021-08-30 2023-01-10 Sandisk Technologies Llc Non-volatile memory with program skip for edge word line

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6277692B1 (en) * 1998-05-15 2001-08-21 Turbo Ic Process for fabricating an EEPROM
KR100316060B1 (ko) * 1998-06-16 2002-02-19 박종섭 플래시메모리의레이아웃및그형성방법
JP3708037B2 (ja) * 2001-10-22 2005-10-19 株式会社東芝 半導体装置
JP2005268621A (ja) * 2004-03-19 2005-09-29 Toshiba Corp 半導体集積回路装置
JP5030131B2 (ja) * 2004-12-28 2012-09-19 エスケーハイニックス株式会社 ナンドフラッシュメモリ素子
US7390746B2 (en) * 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7253118B2 (en) * 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7429536B2 (en) * 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
KR100678478B1 (ko) * 2005-06-29 2007-02-02 삼성전자주식회사 낸드형 불휘발성 메모리 장치 및 그 제조 방법
KR100680455B1 (ko) * 2005-06-30 2007-02-08 주식회사 하이닉스반도체 Ｎａｎｄ형 플래쉬 메모리 소자, 그 제조 방법 및 그 구동방법
KR100673229B1 (ko) * 2005-07-04 2007-01-22 주식회사 하이닉스반도체 낸드형 플래시 메모리 소자 및 그것의 제조방법
US8123968B2 (en) * 2005-08-25 2012-02-28 Round Rock Research, Llc Multiple deposition for integration of spacers in pitch multiplication process
US7365018B2 (en) * 2005-12-28 2008-04-29 Sandisk Corporation Fabrication of semiconductor device for flash memory with increased select gate width
KR100824401B1 (ko) * 2006-03-07 2008-04-22 삼성전자주식회사 낸드 플래시 메모리의 셀 어레이 구조
US7428165B2 (en) * 2006-03-30 2008-09-23 Sandisk Corporation Self-boosting method with suppression of high lateral electric fields
US7433231B2 (en) * 2006-04-26 2008-10-07 Micron Technology, Inc. Multiple select gates with non-volatile memory cells
KR100838531B1 (ko) * 2006-10-20 2008-06-19 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
US7807575B2 (en) * 2006-11-29 2010-10-05 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices
US7636260B2 (en) * 2007-06-25 2009-12-22 Sandisk Corporation Method for operating non-volatile storage with individually controllable shield plates between storage elements
JP2009032735A (ja) * 2007-07-24 2009-02-12 Toshiba Corp 半導体記憶装置およびその製造方法
US8980756B2 (en) * 2007-07-30 2015-03-17 Micron Technology, Inc. Methods for device fabrication using pitch reduction
US8481417B2 (en) * 2007-08-03 2013-07-09 Micron Technology, Inc. Semiconductor structures including tight pitch contacts and methods to form same
US8357618B2 (en) * 2007-10-26 2013-01-22 Applied Materials, Inc. Frequency doubling using a photo-resist template mask
JP2010050357A (ja) * 2008-08-22 2010-03-04 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2010205944A (ja) * 2009-03-04 2010-09-16 Toshiba Corp 不揮発性半導体記憶装置
US8026172B2 (en) * 2009-06-29 2011-09-27 Sandisk 3D Llc Method of forming contact hole arrays using a hybrid spacer technique
US7972926B2 (en) * 2009-07-02 2011-07-05 Micron Technology, Inc. Methods of forming memory cells; and methods of forming vertical structures
KR20110133828A (ko) * 2010-06-07 2011-12-14 삼성전자주식회사 포토레지스트 패턴 형성 방법
JP2012028467A (ja) * 2010-07-21 2012-02-09 Toshiba Corp 半導体記憶装置
JP2012033766A (ja) * 2010-07-30 2012-02-16 Toshiba Corp 半導体記憶装置およびその製造方法
US8461053B2 (en) * 2010-12-17 2013-06-11 Spansion Llc Self-aligned NAND flash select-gate wordlines for spacer double patterning
JP5285102B2 (ja) * 2011-03-09 2013-09-11 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
JP5330440B2 (ja) * 2011-03-23 2013-10-30 株式会社東芝 半導体装置の製造方法
JP2013062419A (ja) * 2011-09-14 2013-04-04 Toshiba Corp 半導体メモリ及びその製造方法
JP5659135B2 (ja) * 2011-12-19 2015-01-28 株式会社東芝 パターン形成方法
JP2013222788A (ja) * 2012-04-16 2013-10-28 Toshiba Corp 半導体記憶装置および半導体記憶装置の製造方法
US8603893B1 (en) * 2012-05-17 2013-12-10 GlobalFoundries, Inc. Methods for fabricating FinFET integrated circuits on bulk semiconductor substrates
KR102054264B1 (ko) * 2012-09-21 2019-12-10 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US20150031207A1 (en) * 2013-07-29 2015-01-29 Applied Materials, Inc. Forming multiple gate length transistor gates using sidewall spacers
US8932955B1 (en) * 2013-09-04 2015-01-13 Sandisk Technologies Inc. Triple patterning NAND flash memory with SOC
US9613806B2 (en) * 2013-09-04 2017-04-04 Sandisk Technologies Llc Triple patterning NAND flash memory
KR20150027976A (ko) * 2013-09-05 2015-03-13 에스케이하이닉스 주식회사 3차원 반도체 장치 및 그 제조방법
JP5869057B2 (ja) * 2014-06-30 2016-02-24 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US9343467B2 (en) * 2014-08-28 2016-05-17 Kabushiki Kaisha Toshiba Semiconductor device
US9502428B1 (en) * 2015-04-29 2016-11-22 Sandisk Technologies Llc Sidewall assisted process for wide and narrow line formation
US9287135B1 (en) * 2015-05-26 2016-03-15 International Business Machines Corporation Sidewall image transfer process for fin patterning

Also Published As

Publication number Publication date
US9449697B2 (en) 2016-09-20
US20150380092A1 (en) 2015-12-31
US20160358929A1 (en) 2016-12-08
JP2016012661A (ja) 2016-01-21
US20170358589A1 (en) 2017-12-14
US9768184B2 (en) 2017-09-19
KR20160002320A (ko) 2016-01-07
KR101694389B1 (ko) 2017-01-09
US9935116B2 (en) 2018-04-03

Similar Documents

Publication Publication Date Title
JP5317742B2 (ja) 半導体装置
JP6313244B2 (ja) 半導体記憶装置
JP2005071558A (ja) 不揮発性半導体記憶装置及びその動作方法、製造方法、半導体集積回路及びシステム
JP2009266356A (ja) Ｎａｎｄ型フラッシュメモリ
JP2008311650A (ja) 不揮発性メモリ素子及びその動作方法
US20170077114A1 (en) Semiconductor memory device
JP2009205764A (ja) 半導体記憶装置
JP5130571B2 (ja) 半導体装置
JP5853853B2 (ja) 半導体記憶装置及びその駆動方法
TWI633552B (zh) 半導體記憶體裝置及半導體記憶體裝置之控制方法
JP2006294207A (ja) Ｎａｎｄ型フラッシュメモリ素子のリカバリ方法
JP2011023705A (ja) 不揮発性半導体記憶装置
JP2009094479A (ja) 不揮発性メモリ装置及びその動作方法
JP5869057B2 (ja) 半導体記憶装置
CN105742286B (zh) 半导体存储装置及其制造方法
JP5410665B2 (ja) Ｎａｎｄメモリーアレイおよびｎａｎｄフラッシュアレイ
JP2007323735A (ja) 不揮発性半導体メモリ
TWI630704B (zh) 半導體記憶裝置及其製造方法
JP5483826B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP6069054B2 (ja) 不揮発性半導体記憶装置
JP2009266351A (ja) 半導体記憶装置、及びその制御方法
KR100919362B1 (ko) 플래시 메모리 소자 및 그의 구동 방법
JP2011187140A (ja) 不揮発性半導体記憶装置
TWI489593B (zh) 反及閘快閃記憶體之熱載子程式化
TWI521523B (zh) 半導體記憶裝置及快閃記憶體的程式化方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160106

R150 Certificate of patent or registration of utility model

Ref document number: 5869057

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250