CN109872946B - 半导体装置的形成方法 - Google Patents

半导体装置的形成方法 Download PDF

Info

Publication number
CN109872946B
CN109872946B CN201711262212.7A CN201711262212A CN109872946B CN 109872946 B CN109872946 B CN 109872946B CN 201711262212 A CN201711262212 A CN 201711262212A CN 109872946 B CN109872946 B CN 109872946B
Authority
CN
China
Prior art keywords
layer
mask layer
mask
patterns
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711262212.7A
Other languages
English (en)
Other versions
CN109872946A (zh
Inventor
张峰溢
刘玮鑫
林盈志
李瑞珉
林刚毅
李甫哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201711262212.7A priority Critical patent/CN109872946B/zh
Priority to US16/158,316 priority patent/US10475662B2/en
Publication of CN109872946A publication Critical patent/CN109872946A/zh
Application granted granted Critical
Publication of CN109872946B publication Critical patent/CN109872946B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Abstract

本发明公开一种半导体装置的形成方法，其包含以下步骤。提供一个目标层，在该目标层上形成一个掩模结构，该掩模结构包含一个第一掩模层、一个牺牲层以及一个第二掩模层，该第一掩模层与该第二掩模层包含相同的组成，但比例不同。接着，图案化该第二掩模层与该牺牲层，形成多个牺牲图案。然后，形成环绕各该牺牲图案的多个侧壁图案，再将其转移至该第一掩模层中，形成多个不贯穿该第一掩模层的多个开口。最后，以该第一掩模层作为一个蚀刻掩模图案化该目标层，而形成多个目标图案。

Description

半导体装置的形成方法
技术领域
本发明涉及一种半导体装置的制作工艺，特别是一种利用多重图案化(multiplepatterning)制作工艺来形成半导体装置的制作工艺。
背景技术
在半导体制作工艺中，一些微结构的制造，需要在半导体基材/膜层、介电材料层或金属材料层等适当的基材或材料层中，利用光刻及蚀刻等制作工艺，形成具有精确尺寸的微小图案。为达到此目的，在传统的半导体技术中，是在目标材料层之上形成掩模层(mask layer)，以便先在该掩模层中形成/定义这些微小图案，随后将该等图案转移至目标膜层。一般而言，掩模层例如是通过光刻制作工艺形成的图案化光致抗蚀剂层，和/或利用该图案化光致抗蚀剂层形成的图案化掩模层。
随着集成电路的复杂化，这些微小图案的尺寸不断地减小，所以用来产生特征图案的设备就必须满足制作工艺分辨率及叠对准确度(overlay accuracy)的严格要求，现有制作工艺已无法满足制造微小线宽图案的分辨率需求或制作工艺需求。是以，如何改良该些微结构的现有制作工艺即为本领域现今的重要课题之一。
发明内容
本发明的一目的在于提供一种半导体装置的形成方法，其是改良侧壁图案转移(sidewall image transfer,SIT)技术，避免制作工艺中未完全移除的掩模图案干扰后续步骤，因而有利于形成结构优化的目标图案。由此，本发明的方法可在制作工艺简化的前提下，有效提升该半导体装置的结构完整度，进而提升其元件效能。
为达上述目的，本发明的一实施例提供一种半导体装置的形成方法，其包含以下步骤。提供一个目标层，在该目标层上形成一个掩模结构，该掩模结构包含依序堆叠的一个第一掩模层、一个牺牲层以及一个第二掩模层，其中，该第一掩模层与该第二掩模层包含相同的组成，且各组成在该第一掩模层与该第二掩模层内的比例不同。接着，图案化该第二掩模层与该牺牲层，形成多个牺牲图案。然后，形成分别环绕各该牺牲图案的多个侧壁图案，并且，将该些侧壁图案转移至该第一掩模层中，而在该第一掩模层内形成多个不贯穿该第一掩模层的多个开口。最后，在完全移除该些侧壁图案后，以该第一掩模层作为一个蚀刻掩模图案化该目标层，而在该目标层形成多个目标图案。
整体来说，本发明的形成方法是利用上、下两掩模层之间的蚀刻选择，以及下掩模层其他膜层之间的厚度差异，使该下掩模层经蚀刻而形成城垛状结构，再利用该下掩模层的该城垛状结构的高低差作为掩模，进一步而将其下方的各膜层图案化为多个彼此分隔的图案或结构。由此，可避免在前述制作工艺中，因部分掩模图案的移除而造成整体结构不平整，并影响后续制作工艺的情形。
附图说明
图1至图5为本发明第一优选实施例中半导体装置的形成方法的步骤示意图；其中：
图1为一半导体装置于形成光致抗蚀剂层后的剖面示意图；
图2为一半导体装置于进行一图案化制作工艺后的剖面示意图；
图3为一半导体装置于形成侧壁材料层后的剖面示意图；
图4为一半导体装置于进行一回蚀刻制作工艺后的剖面示意图。
图5为一半导体装置于移除牺牲图案后的剖面示意图。
图6至图10为本发明第二优选实施例中半导体装置的形成方法的步骤示意图；其中：
图6为一半导体装置于形成牺牲图案后的剖面示意图；
图7为一半导体装置于进行一蚀刻制作工艺后的剖面示意图；
图8为一半导体装置于进行另一蚀刻制作工艺后的剖面示意图；
图9为一半导体装置于进行一移除制作工艺后的剖面示意图；
图10为一半导体装置于图案化一目标层后的剖面示意图。
主要元件符号说明
300 基底
301 牺牲图案
310 目标层
320 牺牲层
330 掩模层
332 沟槽
335 掩模层
336 浅沟槽
336a、338 开口
340 牺牲层
350 掩模层
360 光致抗蚀剂层
370 侧壁材料层
375 侧壁图案
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的数个优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。
图1至图5绘示本发明第一优选实施例中半导体装置的形成方法。首先，提供一个基底(substrate)300，其例如是一个半导体基底，如硅基底(silicon substrate)、含硅基底(silicon-containing substrate)、外延硅基底(epitaxial silicon substrate)、硅覆绝缘基底(silicon-on-insulator substrate)等。基底300上形成有一个目标层310，目标层310例如是如图1所示的一个硬掩模层，其可包含氮化硅(SiN)、碳氮化硅(SiCN)等材质，或是一个材料层(未绘示)，其例如包含介电材料、导电材料等合适的材质，又或者，目标层310可以具有一复合层结构(未绘示)，由依序堆叠的一材料层(未绘示)及一硬掩模层(未绘示)所组成。
然后，进行至少一次侧壁图案转移(sidewall image transfer,SIT)技术来图案化目标层310，也就是说，其可以是经由单独一次的自对准双重图案转移制作工艺(self-aligned double patterning,SADP)或者是经由一交叉自对准双重图案转移制作工艺(cross-SADP)。详细来说，该自对准双重图案转移制作工艺包含在目标层310上先形成一个掩模结构以及一个光致抗蚀剂层360，而该掩模结构例如包含依序堆叠的牺牲层320、掩模层330、牺牲层340与掩模层350，如图1所示。在本实施例中，掩模层330与掩模层350较佳是具有相同的材质，如氮氧化硅(SiON)等，其中，而牺牲层320、340则可包含相同或不同的材质，例如是氧化硅等有机介电材质，但不以此为限。
光致抗蚀剂层360于该掩模结构上定义出多个间距(pitch)相同的图案，接着，通过光致抗蚀剂层360进行一图案化制作工艺，将该些图案转移至下方的掩模层350以及牺牲层340，形成对应光致抗蚀剂层360的多个牺牲图案301(mandrels)，如图2所示。而光致抗蚀剂层360则在该图案化制作工艺后，完全移除。
之后，如图3所示，全面性地在基底300上形成一个侧壁材料层370，覆盖各牺牲图案301以及下方的掩模层330。其中，侧壁材料层370较佳是包含氮化硅或碳氮化硅等与掩模层330、350具蚀刻选择的材质。接着，利用侧壁材料层370的蚀刻选择进行一回蚀刻制作工艺，移除一部分的侧壁材料层370，暴露出各牺牲图案301的顶表面(即掩模层350)以及掩模层330的顶表面，而形成环绕于各牺牲图案301两侧的多个侧壁图案375，如图4所示。
后续，则可在该回蚀刻制作工艺后，完全移除牺牲图案301，并以侧壁图案375作为蚀刻掩模进行后续的制作工艺，继续图案化下方的掩模层330、牺牲层320、目标层310及/或基底300，以形成所需的结构或图案。然而，需注意的是，在移除牺牲图案301时，因牺牲图案301的顶表面(即掩模层350)与下方暴露出的掩模层330具有相同的材质，因此，未被牺牲图案301覆盖的掩模层330表面也会受到影响，而遭到部分移除。由此，在牺牲图案301被完全移除后，被部分移除的掩模层330部分则较为凹陷，而形成多个沟槽332，如图5所示。沟槽332相对于掩模层330的其余部分(即之前被牺牲图案301覆盖的部分)，具有凹陷且不平整的表面，并且，还可能因各部分遭到蚀刻影响的程度不一，而形成深度及形状各不相同的各沟槽332，如图5所示。在此状况下，在进行后续图案化制作工艺时，掩模层330上形成的沟槽332也会一并转移至下方的各膜层中，影响后续制作工艺中所形成结构或图案的完整性。
因此，下文将针对本发明的半导体装置的形成方法的其他实施例或变化型进行说明。且为简化说明，以下说明主要针对各实施例不同之处进行详述，而不再对相同之处作重复赘述。此外，本发明的各实施例中相同的元件系以相同的标号进行标示，以利于各实施例间互相对照。
请参照图6至图9所示，其绘示本发明第二优选实施例中的半导体装置的形成方法的示意图。本实施例的形成方法大体上与前述第一优选实施例相同，其同样是利用自对准双重图案转移制作工艺来图案化目标层310，并且，同样是于目标层310上先形成一个掩模结构以及光致抗蚀剂层360，其相似处于此不在赘述。本实施例的形成方法与前述实施例的主要差异在于，该掩模结构包含依序堆叠的牺牲层320、掩模层335、牺牲层340与掩模层350，如图6所示。在本实施例中，掩模层335与掩模层350具有一定的蚀刻选择比，例如是约为4至6，但不以此为限。并且，掩模层335与掩模层350较佳是包含相同的组成，但各组成在掩模层335与掩模层350内的比例不同。举例来说，在一实施例中，掩模层335与掩模层350可选择都包含氮氧化硅等材质，而在掩模层350中，其氧含量约等于硅含量，且该氧含量或该硅含量大于氮含量而为一富氧层(SiO like layer)；而在掩模层335中，其氮含量约等于硅含量，且该氮含量或该硅含量大于氧含量而为一富氮层(SiN like layer)。或者，在另一实施例中，也可选择使掩模层350的硅含量约等于氮含量，并约等于氧含量；并选择使掩模层335的硅含量大于氮含量，并大于氧含量，而为一富硅层(Si like layer)。
另需注意的是，掩模层335较佳是相较于掩模层350，或者是下方牺牲层320或目标层310而具有较大的一个厚度，其厚度例如是约为掩模层350或牺牲层320或目标层310厚度的两倍或三倍左右，但不以此为限。而后，则如前述第一实施例的图2及图4所述，通过光致抗蚀剂层360进行一图案化制作工艺，形成对应光致抗蚀剂层360的牺牲图案301，并且，在光致抗蚀剂层360移除后，继续形成环绕于各牺牲图案301两侧的侧壁图案375。其中，牺牲图案301与侧壁图案375的形成方式大体上与前述第一实施例相同，于此不再赘述。
在此情况下，本实施例的形成方法在移除牺牲图案301时，特别是在移除牺牲图案301的顶表面(即掩模层350)时，即可利用掩模层350、335之间的蚀刻选择比，避免下方暴露出的掩模层335(即未被牺牲图案301覆盖的部分)一并被蚀刻。换言之，本实施例的形成方法可减少在牺牲图案301移除之后，被牺牲图案301覆盖的掩模层335部分与未被牺牲图案301覆盖的掩模层335部分之间的高低差，因此，仅会在未被牺牲图案301覆盖的掩模层335部分形成多个浅沟槽336，如图7所示，其与其他部分的高度差则可控制在约为5至20埃(angstrom)。
然后，继续以侧壁图案375作为蚀刻掩模，进行一蚀刻制作工艺，图案化掩模层335。需注意的是，该蚀刻制作工艺仅部分移除掩模层335，形成不贯穿掩模层335的多个开口336a、338。换言之，在该蚀刻制作工艺后，掩模层335并未被蚀刻成多个彼此分隔的图案，掩模层335的下半部仍是整体连接，而仅有其上半部被蚀刻而形成一个城垛状结构，如图8所示。需注意的是，开口338是由原先被牺牲图案301覆盖的掩模层335部分向下蚀刻而形成，其对应于开口336a(即由未被牺牲图案301覆盖的掩模层335部分向下蚀刻而形成)具有相对较浅的深度，如图8所示。其中，开口336a与开口338之间的深度差也可控制在约为5至20埃左右。
之后，则如图9所示，完全移除侧壁图案375。并且，以蚀刻后掩模层335作为一蚀刻掩模，利用掩模层335上该城垛状结构的高低差依序图案化下方的牺牲层320与目标层310。由此，利用该蚀刻制作工艺可将牺牲层320与目标层310图案化为相互分隔的多个牺牲图案(未绘示)与目标图案，而后，完全移除掩模层335、牺牲层320等，即可获得如图10所示的目标图案。
由此，即完成本实施例的形成方法。而在后续制作工艺中，还可以利用前述图10所示的目标图案，继续蚀刻下方的基底300，或者是其他下方的膜层等，以形成对应的结构或图案。根据本实施例的形成方法，其是利用掩模层335与掩模层350之间的蚀刻选择，以及掩模层335与掩模层350、牺牲层320之间的厚度差异，先形成具有城垛状结构的掩模层335，再通过掩模层335的该城垛状结构作为掩模，而将其下方厚度较小的膜层图案化为多个彼此分隔的图案或结构。由此，可避免在前述制作工艺中，因部分掩模图案(如牺牲图案301)的移除而造成整体结构不平整，并影响后续制作工艺的情形。是以，本实施例的方法可在制作工艺简化的前提下，有效提升该半导体装置的结构完整度，进而提升其元件效能。
本领域通常知识者也应了解，本发明的形成方法并不限于前述的步骤，也可通过其他方式达成。举例来说，在经由交叉自对准双重图案转移制作工艺来图案化目标层310的一个实施例中，其包含先进行一自对准双重图案转移制作工艺，在目标层310上形成多个第一图案(未绘示)，其例如是朝向一个第一方向(未绘示)延伸。然后，形成该掩模结构，使表面平坦的牺牲层320可直接覆盖该些第一图案，之后，再依序进行前述制作工艺，操作另一自对准双重图案转移制作工艺形成多个第二图案(未绘示)，其例如是朝向不同于该第一方向的一个第二方向(未绘示)延伸。后续，则可同时通过该些第一图案与第二图案同时蚀刻目标层310，而形成彼此交叉的目标图案(未绘示)。由此，依据本实施例的方法同样可在制作工艺简化的前提下，避免部分掩模图案(如牺牲图案301)的移除而造成后续整体结构不平整，因此，可有效改善其效能。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的保护范围。

Claims (10)

1.一种半导体装置的形成方法，其特征在于，该半导体装置的形成方法包含：
提供一基底，
提供一个目标层，形成于该基底上；
在该目标层上形成一个掩模结构，该掩模结构包含依序堆叠的一个第一掩模层、一个牺牲层以及一个第二掩模层，其中，该第一掩模层与该第二掩模层包含相同的组成，且各组成在该第一掩模层与该第二掩模层内的比例不同；
图案化该第二掩模层与该牺牲层，形成多个牺牲图案；
形成分别环绕各该牺牲图案的多个侧壁图案；
将该些侧壁图案转移至该第一掩模层中，而在该第一掩模层内形成多个不贯穿该第一掩模层的多个开口；以及
在完全移除该些侧壁图案后，以该第一掩模层及该些开口作为一个蚀刻掩模图案化该目标层，而在该目标层形成多个目标图案。
2.依据权利要求1所述的半导体装置的形成方法，其特征在于，该第一掩模层与该第二掩模层包含氮氧化硅。
3.依据权利要求2所述的半导体装置的形成方法，其特征在于，该第一掩模层包含富氮，该第二掩模层则包含富氧。
4.依据权利要求2所述的半导体装置的形成方法，其特征在于，该第一掩模层中硅的含量大于氮的含量，并大于氧的含量，而该第二掩模层中硅的含量等于氮的含量，并等于氧的含量。
5.依据权利要求1所述的半导体装置的形成方法，其特征在于，该第一掩模层的厚度大于该目标层的厚度。
6.依据权利要求1所述的半导体装置的形成方法，其特征在于，该第一掩模层的厚度大于该第二掩模层的厚度，并且大于该牺牲层的厚度。
7.依据权利要求1所述的半导体装置的形成方法，其特征在于，还包含：
在转移该些侧壁图案之前，完全移除该些牺牲图案。
8.依据权利要求1所述的半导体装置的形成方法，其特征在于，该侧壁图案的形成包含：
形成一侧壁材料层，覆盖各该牺牲图案与该第一掩模层；以及
部分移除该侧壁材料层，形成该些侧壁图案。
9.依据权利要求1所述的半导体装置的形成方法，其特征在于，该些目标图案彼此分隔地形成在该基底上。
10.依据权利要求9所述的半导体装置的形成方法，其特征在于，还包含：
进行一侧壁图案转移制作工艺，以在该目标层上形成多个相互分隔的图案；
图案化该目标层时，一并将该些图案转移至该目标层，形成该些目标图案。
CN201711262212.7A 2017-12-04 2017-12-04 半导体装置的形成方法 Active CN109872946B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711262212.7A CN109872946B (zh) 2017-12-04 2017-12-04 半导体装置的形成方法
US16/158,316 US10475662B2 (en) 2017-12-04 2018-10-12 Method of forming semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711262212.7A CN109872946B (zh) 2017-12-04 2017-12-04 半导体装置的形成方法

Publications (2)

Publication Number Publication Date
CN109872946A CN109872946A (zh) 2019-06-11
CN109872946B true CN109872946B (zh) 2020-12-01

Family

ID=66659376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711262212.7A Active CN109872946B (zh) 2017-12-04 2017-12-04 半导体装置的形成方法

Country Status (2)

Country Link
US (1) US10475662B2 (zh)
CN (1) CN109872946B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840150B2 (en) * 2017-01-10 2020-11-17 Samsung Electronics Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345190A (zh) * 2007-07-10 2009-01-14 旺宏电子股份有限公司 图案的形成方法
US9343309B1 (en) * 2015-03-13 2016-05-17 Applied Materials, Inc. Lateral oxidation process flows

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7429536B2 (en) 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7572572B2 (en) 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7902074B2 (en) 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
KR100790999B1 (ko) * 2006-10-17 2008-01-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
US9698025B2 (en) * 2014-09-04 2017-07-04 Globalfoundries Inc. Directed self-assembly material growth mask for forming vertical nanowires

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345190A (zh) * 2007-07-10 2009-01-14 旺宏电子股份有限公司 图案的形成方法
US9343309B1 (en) * 2015-03-13 2016-05-17 Applied Materials, Inc. Lateral oxidation process flows

Also Published As

Publication number Publication date
US20190172722A1 (en) 2019-06-06
US10475662B2 (en) 2019-11-12
CN109872946A (zh) 2019-06-11

Similar Documents

Publication Publication Date Title
EP2095402B1 (en) Methods to reduce the critical dimension of semiconductor devices and partially fabricated semiconductor devices having reduced critical dimensions
KR101683326B1 (ko) 피치 분할 패터닝 방법
US8685859B2 (en) Self-aligned semiconductor trench structures
KR20150101398A (ko) 기판 내 반도체 장치의 핀 구조체 제조방법
KR101881594B1 (ko) 측벽 이미지 트랜스퍼로부터 패턴을 제조하기 위한 향상된 방법
US20120175745A1 (en) Methods for fabricating semiconductor devices and semiconductor devices using the same
CN109309091A (zh) 图案化方法
KR20160122695A (ko) 집적 회로 디바이스를 위한 스페이서 인에이블된 활성 분리
CN109148269B (zh) 半导体装置的形成方法
CN111199880B (zh) 一种半导体器件的制造方法和半导体器件
US7666800B2 (en) Feature patterning methods
US8071487B2 (en) Patterning method using stacked structure
CN109872946B (zh) 半导体装置的形成方法
US7595252B2 (en) Method of manufacturing a semiconductor memory device
CN114334619A (zh) 半导体结构的形成方法
CN101339902A (zh) 制造半导体高压器件的方法
CN109411334B (zh) 半导体元件的精细线图案形成方法
TWI694492B (zh) 半導體元件之精細互連的製備方法
US11456252B2 (en) Semiconductor device having symmetric conductive interconnection patterns
CN108807267B (zh) 半导体装置及其制造方法
KR100861289B1 (ko) 반도체 소자의 금속배선 제조방법
US7943053B2 (en) Method of forming a micro pattern in semiconductor device
KR100508868B1 (ko) 반도체 장치의 소자 분리 방법
CN111986989A (zh) 半导体结构及其形成方法
KR20020009767A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant