CN101345190A - 图案的形成方法 - Google Patents
图案的形成方法 Download PDFInfo
- Publication number
- CN101345190A CN101345190A CNA200710127889XA CN200710127889A CN101345190A CN 101345190 A CN101345190 A CN 101345190A CN A200710127889X A CNA200710127889X A CN A200710127889XA CN 200710127889 A CN200710127889 A CN 200710127889A CN 101345190 A CN101345190 A CN 101345190A
- Authority
- CN
- China
- Prior art keywords
- layer
- hard mask
- mask layer
- formation method
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种图案的形成方法,其包括下列步骤。首先,提供一材料层,于材料层上形成一图案化硬掩膜层。接着,于图案化硬掩膜层的侧壁分别形成一间隙壁。之后,移除图案化硬掩膜层,以于相邻两间隙壁之间形成一开口。接着,以间隙壁为掩膜,移除部分材料层,以形成一图案化材料层。
Description
技术领域
本发明是有关于一种图案的形成方法,且特别是有关于一种具有相同线宽及线距的图案的形成方法。
背景技术
随着集成电路的集成度要求愈来愈高,整个半导体元件大小的设计也被迫往尺寸不停缩小的方向前进。换言之,如果要增加元件的封装密度以及集成电路的积集度,图案间距(pitch),即图案的线宽与线距的总和,亦要跟着缩小。一般来说,在集成电路的制程中,将图案间距缩小大都是利用具有高解析度的微影制程来达成,也就是说线宽及线距是由曝光显影后的光阻层来决定。
增加解析度的方法之一是使用波长较短的光源,现今技术已经发展到使用波长为193nm的ArF激光作为微影制程的曝光光源,甚至是下一世代的微影制程也正在进行发展。但是,对于193nm微影制程而言,光掩膜的制作与光阻材料的开发具有其限制所在,使得193nm微影制程面临解析度不高、光阻图案品质不佳等问题。此外,193nm微影制程由于光学本身的限制,技术较为困难,且成本也较为昂贵。因此,目前业界主要是使用波长为248nm的KrF激光作为微影制程的曝光光源。然而,即使结合其他提高解析度的技术,对于248nm微影制程来说,仍无法达到形成100nm以下的线宽。再者,改良现今微影系统所使用的设备与材料,以因应微影制程的需求,亦会增加制程的成本。因此,当半导体制程技术对集成度要求日益提升后,如何解决上述制程中会遭遇的种种问题,是目前业界积极发展的重点之一。
发明内容
有鉴于此,本发明提供一种图案的形成方法,可以定义较小的图案间距。
本发明再提供一种图案的形成方法,可以形成具有相同线宽及线距的图案。
本发明提出一种图案的形成方法,其包括下列步骤。首先,提供一材料层,于材料层上形成一图案化硬掩膜层。接着,于图案化硬掩膜层的侧壁分别形成一间隙壁。之后,移除图案化硬掩膜层,以于相邻两间隙壁之间形成一开口。接着,以间隙壁为掩膜,移除部分材料层,以形成一图案化材料层。
在本发明一实施例中,上述间隙壁的形成方法例如是于材料层上形成一间隙壁材料层,其中间隙壁材料层顺应性地覆盖图案化硬掩膜层。之后,进行非等向性蚀刻制程,以移除部分间隙壁材料层。
在本发明一实施例中,上述间隙壁与图案化硬掩膜层、材料层具有不同的蚀刻选择性。
在本发明一实施例中,图案的形成方法还包括移除间隙壁。
在本发明一实施例中,上述图案化硬掩膜层的形成方法例如是于材料层上形成一硬掩膜层与一图案化光阻层。然后,以图案化光阻层为掩膜,移除硬掩膜层至暴露出材料层的表面。接着,移除图案化光阻层。
在本发明一实施例中,上述材料层例如是多晶硅层、介电层或金属层,而硬掩膜层的材质例如是氮化物或氧化物。
在本发明一实施例中,图案的形成方法还包括在材料层与图案化硬掩膜层之间形成一掩膜层。而间隙壁与图案化硬掩膜层、掩膜层具有不同的蚀刻选择性。此外,间隙壁与材料层的材质例如是多晶硅。硬掩膜层的材质例如是氮化物,而掩膜层的材质例如是氧化物;或是,硬掩膜层的材质例如是氧化物,而掩膜层的材质例如是氮化物。
本发明再提出一种图案的形成方法,其包括下列步骤。首先,提供一材料层,于材料层上形成一图案化硬掩膜层,其中图案化硬掩膜层的线距约等于图案化硬掩膜层的线宽的三倍。接着,于图案化硬掩膜层的侧壁分别形成一间隙壁,且间隙壁底部的宽度约等于图案化硬掩膜层的线宽。然后,移除图案化硬掩膜层,以于相邻两间隙壁之问形成一开口。之后,以间隙壁为掩膜,移除部分材料层,以得到一图案化材料层,且图案化材料层的线距约等于图案化材料层的线宽。
在本发明一实施例中,上述间隙壁的形成方法例如是于材料层上形成一间隙壁材料层,其中间隙壁材料层顺应性地覆盖图案化硬掩膜层。之后,进行非等向性蚀刻制程,以移除部分间隙壁材料层。
在本发明一实施例中,上述间隙壁与图案化硬掩膜层、材料层具有不同的蚀刻选择性。
在本发明一实施例中,图案的形成方法还包括移除间隙壁。
在本发明一实施例中,上述材料层例如是多晶硅层、介电层或金属层,而硬掩膜层的材质例如是氮化物或氧化物。
在本发明一实施例中,图案的形成方法还包括在材料层与图案化硬掩膜层之间形成一掩膜层。而间隙壁与图案化硬掩膜层、掩膜层具有不同的蚀刻选择性。此外,间隙壁与材料层的材质例如是多晶硅。硬掩膜层的材质例如是氮化物,而掩膜层的材质例如是氧化物;或是,硬掩膜层的材质例如是氧化物,而掩膜层的材质例如是氮化物。
在本发明一实施例中,上述图案化硬掩膜层的形成方法例如是于材料层上形成一硬掩膜层与一图案化光阻层。然后,进行修补制程,使图案化光阻层的线距约等于图案化光阻层的线宽的三倍。接着,以图案化光阻层为掩膜,移除部分硬掩膜层,以形成图案化硬掩膜层。之后,移除图案化光阻层。
本发明的图案的形成方法是先于图案化硬掩膜层的侧壁形成间隙壁,再将图案化硬掩膜层移除,之后利用间隙壁为掩膜,来形成线宽以及线距较小的图案化材料层。也就是说,本发明可以定义较小的图案间距,来增加集成电路的集成度。
另一方面,本发明的图案的形成方法还可以通过形成线距为线宽的三倍的图案化硬掩膜层,并于图案化硬掩膜层侧壁形成具有相同宽度及间距的间隙壁。然后,以此间隙壁为掩膜,可进一步形成具有相同线宽及线距的图案化材料层。
为让本发明的上述特征和优点能更明显易懂,下文特举较佳实施例,并配合附图作详细说明如下。
附图说明
图1A至图1G为依照本发明实施例所绘示的图案的制造流程剖面图。
图2A至图2E为依照本发明另一实施例所绘示的图案的制造流程剖面图。
具体实施方式
图1A至图1G为依照本发明实施例所绘示的图案的制造流程剖面图。
首先,请参照图1A,提供一材料层100。材料层100例如是多晶硅层、介电层或金属层。材料层100的形成方法例如是进行物理气相沉积制程或化学气相沉积制程,可视不同材料需求以进行调整。之后,于材料层100上形成掩膜层102。掩膜层102的材质例如是氮化物或氧化物。掩膜层102的形成方法例如是进行化学气相沉积制程。随后,在掩膜层102上形成硬掩膜层104。硬掩膜层104的材质例如是氮化物或氧化物。硬掩膜层104的形成方法例如是进行化学气相沉积制程。特别注意的是,掩膜层102和硬掩膜层104具有不同的蚀刻选择性。接着,在硬掩膜层104上形成图案化光阻层106。图案化光阻层106的形成方法例如是进行微影制程。
然后,对图案化光阻层106进行修补制程(trimming),使图案化光阻层106的线距D1约等于其线宽W1的三倍。值得一提的是,在本实施例中,图案化光阻层106例如是利用248nm微影制程所形成的。由于248nm微影制程的限制,未经过修补制程的图案化光阻层106的线宽例如是150nm,而经过修补制程后的图案化光阻层106的线宽W1例如是100nm,意即线距D1约为300nm。
之后,请参照图1B,以图案化光阻层106为掩膜,对硬掩膜层104进行蚀刻制程,至暴露出掩膜层102的表面,以形成一图案化硬掩膜层104’。随之,将图案化光阻层106移除。由于图案化光阻层106的线距D1约等于其线宽W1的三倍,因此,所形成的图案化硬掩膜层104’的线距D2约等于其线宽W2的三倍。意即,在本实施例中,图案化硬掩膜层104’的线宽W2例如是100nm,而其线距D2例如是300nm。
特别注意的是,在其他实施例中,图案化光阻层106可以不须进行修补制程,也就是说,图案化光阻层106的线距D1亦可以大于或小于其线宽W1的三倍。当然,令图案化硬掩膜层104’的线距D2约等于其线宽W2的三倍也可以采用其他方式,例如是通过控制蚀刻制程的条件或是对图案化硬掩膜层104’进行修补制程,本发明于此不作特别的限定。
请参照图1C,于硬掩膜层104上形成间隙壁材料层108,其中间隙壁材料层108顺应性地覆盖图案化硬掩膜层104’。间隙壁材料层108的形成方法例如是进行化学气相沉积制程。间隙壁材料层108与图案化硬掩膜层104’、掩膜层102具有不同的蚀刻选择性。在本实施例中,间隙壁材料层108与材料层100例如是多晶硅层。当图案化硬掩膜层104’的材质例如是氮化物时,掩膜层102的材质例如是氧化物;或是,当图案化硬掩膜层104’的材质例如是氧化物时,而掩膜层102的材质则例如是氮化物。
然后,请参照图1D,进行非等向性蚀刻制程,移除部分间隙壁材料层108,以于图案化硬掩膜层104’的侧壁形成间隙壁108’。所形成的间隙壁108’底部的宽度W3例如是约等于图案化硬掩膜层104’的线宽W2。由于图案化硬掩膜层104’的线距D2约等于其线宽W2的三倍,而间隙壁108’底部的宽度W3又约等于图案化硬掩膜层104’的线宽W2,因此,分别形成于图案化硬掩膜层104’中相邻两个图案之间的相邻两间隙壁108’之间的距离D3约等于图案化硬掩膜层104’的线宽W2。在本实施例中,间隙壁108’底部的宽度W3以及相邻两间隙壁108’之间的距离D3例如是100nm。
接着,请参照图1E,将图案化硬掩膜层104’移除,以于相邻两间隙壁108’之间形成宽度为W2的开口110。而移除图案化硬掩膜层104’的方法例如是进行湿式蚀刻制程。
请参照图1F,以间隙壁108’为掩膜,进行蚀刻制程,移除部分掩膜层102,以形成一图案化掩膜层102’。
之后,请参照图1G,以间隙壁108’与图案化掩膜层102’为掩膜,进行蚀刻制程,移除部份材料层100,以形成图案化材料层100’。在本实施例中,由于间隙壁108’底部的宽度W3、开口110的宽度以及相邻两间隙壁之间的距离D3皆例如是100nm,因此,所形成的图案化材料层100’具有相同的线宽W4及线距D4,其例如是100nm。此外,间隙壁108’与材料层100的材质皆例如是多晶硅,在进行蚀刻制程以移除部份材料层100时,和材料层100相同材质的间隙壁108’亦可同时被移除。而由于间隙壁108’与图案化掩膜层102’具有不同的蚀刻选择性,因此图案化掩膜层102’可以作为蚀刻终止层之用。
承上述,利用本发明的图案的形成方法能够通过在图案化硬掩膜层104’的侧壁形成间隙壁108’后,将图案化硬掩膜层104’移除。接着,再以间隙壁108’为掩膜,形成具有相同线宽W4及线距D4的图案化材料层100’。
以下将说明本发明的另一实施例。图2A至图2E为依照本发明另一实施例所绘示的图案的制造流程剖面图。
请参照图2A,在另一实施例中,首先提供一材料层200。材料层200例如是多晶硅层、介电层或金属层。材料层200的形成方法例如是进行物理气相沉积制程或化学气相沉积制程,可视不同材料需求以进行调整。接着,在材料层200上形成硬掩膜层202。硬掩膜层202的材质例如是氮化物或氧化物。硬掩膜层202的形成方法例如是进行化学气相沉积制程。之后,在硬掩膜层202上形成图案化光阻层204。图案化光阻层204的形成方法例如是进行微影制程。
接着,对图案化光阻层204进行修补制程,使图案化光阻层204的线距D5约等于其线宽W5的三倍。由于图案化光阻层204例如是利用248nm微影制程所形成的,未经过修补制程的图案化光阻层204的线宽例如是150nm,而经过修补制程后的线宽W5例如是100nm,线距D5例如是300nm。
接着,请参照图2B,以图案化光阻层204为掩膜,对硬掩膜层202进行蚀刻制程,至暴露出材料层200的表面,以形成图案化硬掩膜层202’。之后,将图案化光阻层204移除。所形成的图案化硬掩膜层202’的线距D6约等于其线宽W6的三倍。也就是说,图案化硬掩膜层202’的线宽W6例如是100nm,而其线距D6例如是300nm。
在其他实施例中,图案化光阻层204也可以不进行修补制程,也就是说,图案化光阻层204的线距D5可以例如是大于或小于其线宽W5的三倍。而令图案化硬掩膜层202’的线距D6约等于其线宽W6的三倍亦可以采用其他方式,例如是通过控制蚀刻制程的条件或是对图案化硬掩膜层202’进行修补制程,本发明于此不作特别的限定。
然后,请参照图2C,于材料层200上形成间隙壁材料层(未绘示),其中间隙壁材料层顺应性地覆盖图案化硬掩膜层202’。间隙壁材料层的形成方法例如是进行化学气相沉积制程。间隙壁材料层与图案化硬掩膜层202’、材料层200具有不同的蚀刻选择性。之后,进行非等向性蚀刻制程,移除部分间隙壁材料层,以于图案化硬掩膜层202’的侧壁形成间隙壁206。所形成的间隙壁206底部的宽度W7例如是约等于图案化硬掩膜层202’的线宽W6。由于图案化硬掩膜层202’的线距D6约等于其线宽W6的三倍,而间隙壁206底部的宽度W7又约等于图案化硬掩膜层202’的线宽W6,因此分别形成于图案化硬掩膜层202’中相邻两个图案之间的相邻两间隙壁206之间的距离D7约等于图案化硬掩膜层202’的线宽W6。意即,间隙壁206底部的宽度W7以及相邻两间隙壁206之间的距离D7例如是100nm。
接着,请参照图2D,进行蚀刻制程,将图案化硬掩膜层202’移除,以于相邻两间隙壁206之间形成宽度为W6的开口208。在本实施例中,由于间隙壁206底部的宽度W7、开口208的宽度以及相邻两间隙壁之间的距离D3皆例如是100nm,因此,所形成的图案化材料层200’具有相同的线宽W8及线距D8,其例如是100nm。之后,将间隙壁206移除,即为本发明另一实施例所形成的具有相同线宽及线距的图案。
综上所述,本发明的图案的形成方法利用图案化硬掩膜层的侧壁来形成间隙壁后,将图案化硬掩膜层移除,并以间隙壁为掩膜,来形成图案化材料层。因此,可以使得所制作出的图案化材料层的线宽及线距有效地缩小。
除此之外,本发明更通过在线距为线宽的三倍的图案化硬掩膜层的侧壁形成间隙壁,并将图案化硬掩膜层移除,以得到具有相同宽度及间距的间隙壁。之后,以前述的间隙壁为掩膜,可进一步形成具有相同线宽及线距的图案化材料层。
值得一提的是,本发明使用248nm微影制程的技术,即可形成线宽及线距皆为100nm的图案。也就是说,使用现今248nm微影制程的设备与技术,即可达到193nm微影制程的图案线宽。因此,本发明可以克服现今技术在193nm微影制程所遭遇的限制,而得到图案间距较小、品质较佳的图案。此外,本发明不只可以应用在248nm微影制程,更可以进一步应用在193nm微影制程,以突破下一个世代微影制程的线宽的限制。
另一方面,本发明所提出的图案的形成方法能够以现今的微影技术与制程设备,而不需使用新的设备、光掩膜以及光阻材料,即可达到下一世代微影制程的图案线宽。因此,本发明可通过简易的流程制作出较小的图案间距,可有助于节省制程的成本。
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许更动与润饰,因此本发明的保护范围当以权利要求所界定的为准。
Claims (24)
1.一种图案的形成方法,包括:
提供一材料层;
于该材料层上形成一图案化硬掩膜层;
于该图案化硬掩膜层的侧壁分别形成一间隙壁;
移除该图案化硬掩膜层,以于相邻两该些间隙壁之间形成一开口;以及
以该些间隙壁为掩膜,移除部分该材料层,以形成图案化材料层。
2.如权利要求1所述的图案的形成方法,其特征在于,该些间隙壁的形成方法包括:
于该材料层上形成一间隙壁材料层,其中该间隙壁材料层顺应性地覆盖该图案化硬掩膜层;以及
进行一非等向性蚀刻制程,以移除部分该间隙壁材料层。
3.如权利要求1所述的图案的形成方法,其特征在于,该些间隙壁与该图案化硬掩膜层、该材料层具有不同的蚀刻选择性。
4.如权利要求1所述的图案的形成方法,其特征在于,还包括移除该些间隙壁。
5.如权利要求1所述的图案的形成方法,其特征在于,该图案化硬掩膜层的形成方法包括:
于该材料层上形成一硬掩膜层与一图案化光阻层;
以该图案化光阻层为掩膜,移除该硬掩膜层至暴露出该材料层的表面;以及移除该图案化光阻层。
6.如权利要求1所述的图案的形成方法,其特征在于,该材料层包括多晶硅层、介电层或金属层。
7.如权利要求1所述的图案的形成方法,其特征在于,该硬掩膜层的材质包括氮化物或氧化物。
8.如权利要求1所述的图案的形成方法,其特征在于,还包括在该材料层与该图案化硬掩膜层之间形成一掩膜层。
9.如权利要求8所述的图案的形成方法,其特征在于,该些间隙壁与该图案化硬掩膜层、该掩膜层具有不同的蚀刻选择性。
10.如权利要求9所述的图案的形成方法,其特征在于,该些间隙壁与该材料层的材质包括多晶硅。
11.如权利要求10所述的图案的形成方法,其特征在于,该硬掩膜层的材质包括氮化物,该掩膜层的材质包括氧化物。
12.如权利要求10所述的图案的形成方法,其特征在于,该硬掩膜层的材质包括氧化物,该掩膜层的材质包括氮化物。
13.一种图案的形成方法,包括:
提供一材料层;
于该材料层上形成一图案化硬掩膜层,其中该图案化硬掩膜层的一线距约等于该图案化硬掩膜层的一线宽的三倍;
于该图案化硬掩膜层的侧壁分别形成一间隙壁,该些间隙壁底部的宽度约等于该图案化硬掩膜层的一线宽;
移除该图案化硬掩膜层,以于相邻两该些间隙壁之间形成一开口;以及以该些间隙壁为掩膜,移除部分该材料层,以得到一图案化材料层,且该图案化材料层的一线距约等于该图案化材料层的一线宽。
14.如权利要求13所述的图案的形成方法,其特征在于,该些间隙壁的形成方法包括:
于该材料层上形成一间隙壁材料层,其中该间隙壁材料层顺应性地覆盖该图案化硬掩膜层;以及
进行一非等向性蚀刻制程,以移除部分该间隙壁材料层。
15.如权利要求13所述的图案的形成方法,其特征在于,该些间隙壁与该图案化硬掩膜层、该材料层具有不同的蚀刻选择性。
16.如权利要求13所述的图案的形成方法,其特征在于,还包括移除该些间隙壁。
17.如权利要求13所述的图案的形成方法,其特征在于,该材料层包括多晶硅层、介电层或金属层。
18.如权利要求13所述的图案的形成方法,其特征在于,该硬掩膜层的材质包括氮化物或氧化物。
19.如权利要求13所述的图案的形成方法,其特征在于,还包括在该材料层与该图案化硬掩膜层之间形成一掩膜层。
20.如权利要求19所述的图案的形成方法,其特征在于,该些间隙壁与该图案化硬掩膜层、该掩膜层具有不同的蚀刻选择性。
21.如权利要求19所述的图案的形成方法,其特征在于,该些间隙壁与该材料层的材质包括多晶硅。
22.如权利要求19所述的图案的形成方法,其特征在于,该硬掩膜层的材质包括氮化物,该掩膜层的材质包括氧化物。
23.如权利要求19所述的图案的形成方法,其特征在于,该硬掩膜层的材质包括氧化物,该掩膜层的材质包括氮化物。
24.如权利要求13所述的图案的形成方法,其特征在于,该图案化硬掩膜层的形成方法包括:
于该材料层上形成一硬掩膜层与一图案化光阻层;
进行一修补制程,使该图案化光阻层的一线距约等于该图案化光阻层的一线宽的三倍;
以该图案化光阻层为掩膜,移除部分该硬掩膜层,以形成一图案化硬掩膜层;以及
移除该图案化光阻层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710127889XA CN101345190B (zh) | 2007-07-10 | 2007-07-10 | 图案的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710127889XA CN101345190B (zh) | 2007-07-10 | 2007-07-10 | 图案的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101345190A true CN101345190A (zh) | 2009-01-14 |
CN101345190B CN101345190B (zh) | 2012-05-23 |
Family
ID=40247151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710127889XA Active CN101345190B (zh) | 2007-07-10 | 2007-07-10 | 图案的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101345190B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102446703A (zh) * | 2010-10-14 | 2012-05-09 | 中芯国际集成电路制造(上海)有限公司 | 双重图形化方法 |
CN105097442A (zh) * | 2014-05-09 | 2015-11-25 | 力晶科技股份有限公司 | 半导体制作工艺 |
CN106960784A (zh) * | 2017-03-30 | 2017-07-18 | 合肥智聚集成电路有限公司 | 半导体器件及其制备方法 |
CN108288648A (zh) * | 2017-01-10 | 2018-07-17 | 三星电子株式会社 | 半导体器件及其制造方法 |
CN109872946A (zh) * | 2017-12-04 | 2019-06-11 | 联华电子股份有限公司 | 半导体装置的形成方法 |
CN110391136A (zh) * | 2018-04-17 | 2019-10-29 | 联华电子股份有限公司 | 图案化方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5328810A (en) * | 1990-05-07 | 1994-07-12 | Micron Technology, Inc. | Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process |
US6110837A (en) * | 1999-04-28 | 2000-08-29 | Worldwide Semiconductor Manufacturing Corp. | Method for forming a hard mask of half critical dimension |
US7807575B2 (en) * | 2006-11-29 | 2010-10-05 | Micron Technology, Inc. | Methods to reduce the critical dimension of semiconductor devices |
-
2007
- 2007-07-10 CN CN200710127889XA patent/CN101345190B/zh active Active
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102446703A (zh) * | 2010-10-14 | 2012-05-09 | 中芯国际集成电路制造(上海)有限公司 | 双重图形化方法 |
CN105097442A (zh) * | 2014-05-09 | 2015-11-25 | 力晶科技股份有限公司 | 半导体制作工艺 |
CN108288648A (zh) * | 2017-01-10 | 2018-07-17 | 三星电子株式会社 | 半导体器件及其制造方法 |
CN106960784A (zh) * | 2017-03-30 | 2017-07-18 | 合肥智聚集成电路有限公司 | 半导体器件及其制备方法 |
CN109872946A (zh) * | 2017-12-04 | 2019-06-11 | 联华电子股份有限公司 | 半导体装置的形成方法 |
CN109872946B (zh) * | 2017-12-04 | 2020-12-01 | 联华电子股份有限公司 | 半导体装置的形成方法 |
CN110391136A (zh) * | 2018-04-17 | 2019-10-29 | 联华电子股份有限公司 | 图案化方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101345190B (zh) | 2012-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7202148B2 (en) | Method utilizing compensation features in semiconductor processing | |
JP5567248B2 (ja) | ゲートパターンを形成するための二重露光二重レジスト層プロセス | |
US10283437B2 (en) | Metal density distribution for double pattern lithography | |
US7811720B2 (en) | Utilizing compensation features in photolithography for semiconductor device fabrication | |
US20060292497A1 (en) | Method of forming minute pattern of semiconductor device | |
CN101345190B (zh) | 图案的形成方法 | |
KR101275947B1 (ko) | 다중 레티클 프로세스를 위한 레티클 정렬 및 오버레이 | |
JP5680595B2 (ja) | コンピュータ読み取り可能なマスクシュリンク制御プロセッサ | |
KR20100106455A (ko) | 고밀도 패턴 형성 방법 | |
TWI443742B (zh) | 降低凹槽側壁上之條痕的方法 | |
CN107799402A (zh) | 二次图形的形成方法 | |
CN104517802A (zh) | 一种制作半导体器件的方法 | |
JP2009239030A (ja) | 半導体装置の製造方法 | |
US20070099424A1 (en) | Reduction of mechanical stress on pattern specific geometries during etch using double pattern layout and process approach | |
US7939451B2 (en) | Method for fabricating a pattern | |
WO2018222915A1 (en) | Two-dimensional patterning of integrated circuit layer by tilted ion implantation | |
CN104157556A (zh) | 金属硬掩模开口刻蚀方法 | |
US10867107B2 (en) | Method for manufacturing photomask and semiconductor thereof | |
KR100934831B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
JP2006019496A (ja) | 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法 | |
US9606432B2 (en) | Alternating space decomposition in circuit structure fabrication | |
Fritze et al. | Application of chromeless phase-shift masks to sub-100-nm SOI CMOS transistor fabrication | |
JP2010003991A (ja) | 半導体装置の製造方法及びレチクルの形成方法 | |
KR20100042423A (ko) | 반도체 소자의 패턴 형성 방법 | |
Luk-Pat et al. | Printability verification for double-patterning technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |