KR100508868B1 - 반도체 장치의 소자 분리 방법 - Google Patents

Abstract

선택적 에피텍셜 성장(SEG)을 이용하여 소자 분리막을 형성할 때, 소자 분리막을 보다 미세하게 형성하며, 소자 특성을 개선할 수 있는 반도체 장치의 소자 분리 방법에 관한 것으로서, 반도체 기판 위에 필드 산화막을 형성하는 단계와; 필드 산화막 위에 포토레지스트를 도포 및 건조하고, 활성 영역에 대응하는 부분을 선택적으로 제거하여 포토레지스트 패턴을 형성하는 단계와; 포토레지스트 패턴을 통해 노출된 필드 산화막을 등방성 식각하여 반도체 기판의 표면을 노출시킴으로써 소자 절연막을 형성하는 단계와; 포토레지스트 패턴을 제거하는 단계와; 노출된 반도체 기판을 씨드로 하는 선택적 에피텍셜 성장(SEG)을 실시하여 활성 영역에 에피텍셜층을 형성하는 단계를 포함하는 반도체 장치의 소자 분리 방법을 제공한다.

Description

반도체 장치의 소자 분리 방법 {ISOLATION METHOD OF SEMICONDUCTOR DEVICE}

본 발명은 반도체 장치의 소자 분리 방법에 관한 것으로서, 보다 상세하게는 선택적 에피텍셜 성장(SEG; Selective Epitaxial Growth)을 이용하여 소자 분리 영역을 형성하는 방법에 관한 것이다.

일반적으로 소자 분리 공정은 반도체 공정에서 가장 먼저 진행되며, 트랜지스터와 트랜지스터 사이에 절연막을 형성하여 두 소자를 전기적으로 절연시키는 기술이다. 이러한 소자 분리 기술로 트랜치 격리(STI; Shallow Trench Isolation) 공정과 선택적 에피텍셜 성장(SEG)을 이용한 공정이 널리 사용되고 있으며, 선택적 에피텍셜 성장과 관련한 종래 기술로는 국내 공개특허공보 2002-71184호와 2003-51018호가 있다.

상기 트랜치 격리 공정은 반도체 기판 상에 패드 산화막과 질화막을 형성하고, 공지의 포토리소그래피 공정을 이용하여 패드 산화막과 질화막을 패터닝한 다음, 이를 마스크로 사용하여 반도체 기판을 식각함으로써 트랜치를 형성하고, 트랜치에 산화막을 필링한 후 화학 기계적 연마(CMP; Chemical Mechanical Polishing) 공정을 거쳐 소자 분리막을 형성하는 단계들로 이루어진다.

그런데 상기한 트랜치 격리 기술은 공정이 복잡하고, 포토리소그래피 능력과 트랜치의 산화막 필링 능력에 따라 소자 분리막의 최소 사이즈가 결정되기 때문에, 소자 분리막의 미세 패턴화가 어려운 단점이 있다.

반면, 선택적 에피텍셜 성장(SEG)을 이용한 분리 기술은 트랜치 격리 기술에 비해 공정이 단순한 장점이 있다. 도 1a∼도 1d는 선택적 에피텍셜 성장을 이용한 종래 반도체 장치의 소자 분리 방법을 설명하기 위해 도시한 각 단계에서의 개략도이다.

도 1a를 참고하면, 반도체 기판(1) 상에 필드 산화막(3)과 반사 방지막(5)을 순차적으로 형성하고, 반사 방지막(5) 위에 포토레지스트막을 형성한 다음 이를 패터닝하여 포토레지스트 패턴(7)을 형성한다. 이어서, 포토레지스트 패턴(7)을 통해 노출된 반사 방지막(5)과 그 하부의 필드 산화막(3)을 건식 식각하여 도 1b에 도시한 바와 같이 반도체 기판(1)의 표면을 노출시킨다.

다음으로, 포토레지스트 패턴(7)과 반사 방지막(3)을 제거하여 도 1c에 도시한 소자 분리막(9)을 완성한다. 이 때, 건식 식각으로 제거된 필드 산화막 부분은 활성 영역(active area)(11)에 대응하며, 에피텍셜 성장이 이루어지게 된다.

도 1d를 참고하면, 노출된 반도체 기판(1)을 씨드로 하여 선택적 에피텍셜 성장 공정을 진행하여 활성 영역(11)에 에피텍셜층(13)을 형성한다. 이로서 활성 영역(11)에 형성된 에피텍셜층(13)은 소자 분리막(9)에 의해 서로 절연 상태를 유지한다.

그런데 전술한 공정은 비등방성 식각으로 소자 분리막(9)을 형성함에 따라, 소자 분리막(9)을 높은 종횡비로 미세하게 형성할 때 소자 분리막(9)의 구조적 안정성이 저하되어 소자 특성이 저하되는 한계가 있다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 선택적 에피텍셜 성장(SEG)을 이용하여 소자 분리막을 형성할 때, 소자 분리막을 보다 미세하게 형성할 수 있고, 소자 특성을 개선할 수 있는 반도체 장치의 소자 분리 방법을 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

반도체 기판 위에 필드 산화막을 형성하는 단계와, 필드 산화막 위에 포토레지스트를 도포 및 건조하고, 활성 영역에 대응하는 부분을 선택적으로 제거하여 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴을 통해 노출된 필드 산화막을 등방성 식각하여 반도체 기판의 표면을 노출시킴으로써 소자 절연막을 형성하는 단계와, 포토레지스트 패턴을 제거하는 단계와, 노출된 반도체 기판을 씨드로 하는 선택적 에피텍셜 성장(SEG)을 실시하여 활성 영역에 에피텍셜층을 형성하는 단계를 포함하는 반도체 장치의 소자 분리 방법을 제공한다.

상기 등방성 식각은 습식 식각으로 진행된다.

상기 소자 절연막은 하부 폭이 상부 폭보다 크게 형성되는 것을 특징으로 하고, 에피텍셜층은 상부 폭이 하부 폭보다 크게 형성되는 것을 특징으로 한다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 2a∼도 2d는 본 발명의 실시예에 의한 반도체 장치의 소자 분리 방법을 설명하기 위해 도시한 각 단계에서의 개략도이다.

도 2a를 참고하면, 반도체 기판(2) 상에 필드 산화막(4)과 반사 방지막(6)을 순차적으로 형성한다. 필드 산화막(4)은 고온 산화막, USG(Undoped Silica Glass) 또는 TEOS(TetraEthyleOrthoSilicate) 등으로 이루어질 수 있다.

그리고 반사 방지막(6) 위에 포토레지스트막을 형성하고, 노광 공정과 현상 공정을 실시하여 포토레지스트 패턴(8)을 형성한다. 이 때, 포토레지스트 패턴(8)은 활성 영역에 대응하는 부분이 선택적으로 제거되어 활성 영역에 대응하는 반도체 기판(2)의 일부를 선택적으로 노출시킨다.

도 2b와 도 2c를 참고하면, 포토레지스트 패턴(8)을 통해 노출된 반사 방지막(6)과 그 하부의 필드 산화막(4)을 등방성 식각하여 반도체 기판(2)의 표면을 노출시킨다. 그리고 포토레지스트 패턴(8)과 반사 방지막(6)을 제거하여 활성 영역(10)을 사이에 두고 위치하는 소자 분리막(12)들을 형성한다.

상기 필드 산화막(4)의 등방성 식각은 습식 식각으로 이루어질 수 있으며, 등방성 식각을 통해 형성된 소자 분리막(12)은 상부 폭이 하부 폭보다 작은 형상적 특징을 갖는다.

도 2d를 참고하면, 노출된 반도체 기판(2)을 씨드로 하는 선택적 에피텍셜 성장(SEG) 공정을 실시하여 활성 영역(10)에 에피텍셜층(14)을 형성한다. 이로서 활성 영역(10)에 형성된 에피텍셜층(14)은 전술한 소자 분리막(12) 형상에 의해 상부 폭이 하부 폭보다 큰 형상적 특징을 갖는다.

상기한 일련의 소자 분리 공정에 있어서, 본 실시예는 등방성 식각 공정을 통해 필드 산화막(4)을 식각하여 활성 영역(10)을 형성함에 따라, 활성 영역(10)에 형성되는 에피텍셜층(14)은 비등방성 식각으로 형성된 종래의 에피텍셜층보다 그 면적이 더욱 넓어지며, 그 결과 소자 분리막(12)을 더욱 미세하게 형성할 수 있다.

또한, 본 실시예에서 소자 분리막(12)은 하부 폭이 상부 폭보다 큰 구조로 이루어지므로, 소자 분리막(12)을 사이에 두고 이웃한 활성 영역(10)의 소자간 채널 스탑(channel stop) 특성을 향상시켜 소자 특성이 높아지는 장점을 갖는다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 따르면, 등방성 식각으로 형성된 활성 영역에 에피텍셜층이 형성되므로, 본 발명의 에피텍셜층은 그 면적이 더욱 넓어져 소자 분리막을 더욱 미세하게 형성할 수 있다. 그리고 본 발명의 소자 분리막은 하부 폭이 상부 폭보다 큰 구조로 이루어지므로, 이웃한 활성 영역의 소자간 채널 스탑 특성을 향상시키는 효과가 있다.

도 1a∼도 1d는 선택적 에피텍셜 성장을 이용한 종래 반도체 장치의 소자 분리 방법을 설명하기 위해 도시한 각 단계에서의 개략도이다.

도 2a∼도 2d는 본 발명의 실시예에 의한 반도체 장치의 소자 분리 방법을 설명하기 위해 도시한 각 단계에서의 개략도이다.

Claims (4)

1. 반도체 기판 위에 필드 산화막을 형성하는 단계;

   상기 필드 산화막 위에 포토레지스트를 도포 및 건조하고, 활성 영역에 대응하는 부분을 선택적으로 제거하여 포토레지스트 패턴을 형성하는 단계;

   상기 포토레지스트 패턴을 통해 노출된 필드 산화막을 등방성 식각하여 반도체 기판의 표면을 노출시킴으로써 소자 절연막을 형성하는 단계;

   상기 포토레지스트 패턴을 제거하는 단계; 및

   상기 노출된 반도체 기판을 씨드로 하는 선택적 에피텍셜 성장(SEG)을 실시하여 상기 활성 영역에 에피텍셜층을 형성하는 단계

   를 포함하는 반도체 장치의 소자 분리 방법.
2. 제1항에 있어서,

   상기 등방성 식각이 습식 식각으로 진행되는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
3. 제1항에 있어서,

   상기 소자 절연막은 하부 폭이 상부 폭보다 크게 형성되는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
4. 제1항에 있어서,

   상기 에피텍셜층은 상부 폭이 하부 폭보다 크게 형성되는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.