KR0122315B1 - 고집적 반도체 소자의 미세패턴 형성방법 - Google Patents

고집적 반도체 소자의 미세패턴 형성방법

Info

Publication number
KR0122315B1
KR0122315B1 KR1019930029799A KR930029799A KR0122315B1 KR 0122315 B1 KR0122315 B1 KR 0122315B1 KR 1019930029799 A KR1019930029799 A KR 1019930029799A KR 930029799 A KR930029799 A KR 930029799A KR 0122315 B1 KR0122315 B1 KR 0122315B1
Authority
KR
South Korea
Prior art keywords
pattern
layer
forming
photoresist pattern
oxide layer
Prior art date
Application number
KR1019930029799A
Other languages
English (en)
Inventor
김정
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019930029799A priority Critical patent/KR0122315B1/ko
Priority to DE19944446852 priority patent/DE4446852A1/de
Priority to JP6325107A priority patent/JP2741175B2/ja
Application granted granted Critical
Publication of KR0122315B1 publication Critical patent/KR0122315B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체 소자의 미세패턴 형성방법에 관한 것으로, 고집적 반도체 소자의 단위 셀의 면적을 최소화시키기 위한 디자인 룰의 감소에 따라 미세패턴을 형성할 필요성이 증대하고 있으나, 이러한 미세패턴을 형성하기 위해 대두되는 장비의 한계 및 장비 가격등의 문제를 해결하기 위해 패턴을 형성하고자 하는 제1층의 상부에 식각 속도가 빠른 물질을 제2층 및 제3층을 형성하되, 제2층에 제3층보다 식각 속도가 빠른 물질을 형성하고 이를 식각하여 제2층의 식각된 부분에 감광막을 남겨 식각된 만큼의 제1층에 미세패턴을 형성하므로서 상술한 문제점을 해결할 수 있는 고집적 반도체 소자의 미세패턴 형성방법이 제시된다.

Description

고집적 반도체 소자의 미세패턴 형성방법
제1a 내지 제1i도는 본 발명에 따른 고집적 반도체 소자의 미세패턴 형성방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 하부층 2 : 폴리실리콘층
2A : 미세패턴 3 : 옥사이드층
4 : 질화막 5 : 제1감광막
5A : 제1감광막 패턴 6 : 제2감광막
6A : 제2감광막 패턴
본 발명의 반도체 소자의 미세패턴 형성방법에 관한 것으로, 특히 DRAM, SRAM, ASIC 등 고집적 반도체 소자의 미세패턴 형성방법에 관한 것이다.
일반적으로 DRA, SRAM, ASIC 등의 고집적 소자일수록 단위 셀의 면적이 감소하게 되므로 단위 셀의 면적을 최소화시키는데 따른 디자인 룰(design rule)의 감소에 따라 미세패턴을 형성할 필요성이 증대하고 있다. 그러나 이러한 미세패턴을 형성하기 위한 장비가 한계에 다다르고 있으며 이를 극복하기 위한 장비 가격등의 문제가 대두되고 있다.
따라서, 본 발명은 기존의 장비 및 형성 방법으로 미세패턴을 형성하여 상술한 문제점을 해결할 수 있는 고집적 반도체 소자의 미세패턴 형성방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 하부층 상부에 폴리실리콘층, 옥사이드층 및 질화막을 순차적으로 형성하는 단계와, 상기 질화막 상부에 제1감광막을 도포하고 마스크 공정 및 사진식각 공정에 의해 제1감광막 패턴을 형성하는 단계와, 상기 제1감광막 패턴을 마스크로하여 노출된 상기 질화막 및 옥사이드층을 순차적으로 제거하는 단계와, 상기 제1감광막 패턴을 제거하고 패턴이 형성될 부분의 옥사이드층을 습식식각 공정으로 제거하는 단계와, 전체 구조 상부에 제2감광막을 도포하고 상기 질화막을 식각 방지층으로 블랭켓 식각 공정을 실시하여 제2감광막 패턴을 형성하는 단계와, 상기 질화막 및 옥사이드층을 건식 또는 습식식각 공정으로 제거하여 제2감광막 패턴만 잔류시키는 단계와, 상기 제2감광막 패턴을 마스크로 노출된 상기 폴리실리콘층을 제거하는 단계와, 상기 제2감광막 패턴을 제거하여 미세패턴을 형성하는 단계로 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1a도 내지 제1i도는 본 발명에 따른 고집적 반도체 소자의 미세패턴 형성방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
제1a도에 도시된 바와 같이 절연막 등과 같은 하부층(1) 상부에 폴리실리콘층(2), 옥사이드층(3) 및 질화막(4)을 순차적으로 형성한다. 질화막(4) 상부에 감광막을 도포하고 마스크 공정 및 사진식각 공정에 의해 제1감광막 패턴(5A)을 형성한다. 이때, 옥사이드층(3)은 질화막(4) 보다 습식식각 속도가 빠르며, 질화막(4) 대신에 폴리실리콘층을 형성할 수 있다.
제1b도는 제1감광막 패턴(5A)을 마스크로하여 노출된 질화막(4) 및 옥사이드층(3)에 사진식각 공정을 실시하여 순차적으로 제거한 상태의 단면도이다.
제1c도는 제1감광막 패턴(5A)을 제거한 상태의 단면도이고, 제1d도는 패턴이 형성될 부분의 옥사이드층(3)을 습식식각하여 제거한 상태의 단면도이며, 제1e도는 전체 구조 상부에 제2감광막(6)을 도포한 상태의 단면도이다.
제1f도는 질화막(4)을 식각 방지층으로 블랭켓(blanket) 식각 공정 또는 건식식각 공정을 실시하여 제2감광막 패턴(6A)을 형성한 상태의 단면도이다.
제1g도는 질화막(4) 및 옥사이드층(3)을 건식 또는 습식식각 공정으로 제거하여 제2감광막 패턴(6A)만 잔류시킨 상태의 단면도이다.
제1h도는 제2감광막 패턴(6A)을 마스크로 사진 식각 공정을 실시하여 노출된 폴리실리콘층(2)을 제거한 상태의 단면도이다.
제1i도는 제2감광막 패턴(6A)을 제거하여 미세패턴(2A)을 형성한 상태의 단면도이다.
상술한 바와 같이 본 발명에 의하면 기존의 패턴 형성 장비 및 패턴 형성방법을 이용하여 고집적 반도체 소자의 미세패턴을 형성할 수 있어 장비의 한계 및 이를 극복하기 위한 장비 가격 등의 문제를 해결할 수 있다.

Claims (2)

  1. 고집적 반도체 소자의 미세패턴 형성방법에 있어서, 하부층 상부에 폴리실리콘층, 옥사이드층 및 질화막을 순차적으로 형성하는 단계와, 상기 질화막 상부에 제1감광막을 도포하는 마스크 공정 및 사진식각 공정을 실시하여 제1감광막 패턴을 형성하는 단계와, 상기 제1감광막 패턴을 마스크로하여 노출된 상기 질화막 및 옥사이드층을 순차적으로 제거하는 단계와, 상기 제1감광막 패턴을 제거하고 패턴이 형성될 부분의 옥사이드층을 습식식각 공정으로 제거하는 단계와, 전체 구조 상부에 제2감광막을 도포하고 상기 질화막을 식각 방지층으로 블랫켓 식각 공정을 실시하여 제2감광막 패턴을 형성하는 단계와, 상기 질화막 및 옥사이드층을 건식 또는 습식식각 공정으로 제거하여 제2감광막 패턴만 잔류시키는 단계와, 상기 제2감광막 패턴을 마스크로 노출된 상기 폴리실리콘층을 제거하는 단계와, 상기 제2감광막 패턴을 제거하여 미세패턴을 형성하는 단계로 이루어진 것을 특징으로 하는 고집적 반도체 소자의 미세패턴 형성방법.
  2. 고집적 반도체 소자의 미세패턴 형성방법에 있어서, 하부층 상부에 제1폴리실리콘층, 옥사이드층 및 제2폴리실리콘층을 순차적으로 형성하는 단계와, 상기 질화막 상부에 제1감광막 패턴을 형성하는 단계와, 상기 제1감광막 패턴을 마스크로하여 노출된 상기 제2폴리실리콘층 및 옥사이드층을 순차적으로 제거하는 단계와, 상기 제1감광막패턴을 제거하고 패턴이 형성될 부분의 옥사이드층을 제거하는 단계와, 전체 구조 상부에 제2감광막을 도포하고 상기 질화막을 식각 방지층으로 식각 공정을 실시하여 제2감광막 패턴을 형성하는 단계와, 상기 제2폴리실리콘층 및 옥사이드층을 제거하여 제2감광막 패턴만 잔류시키는 단계와, 상기 제2감광막 패턴을 마스크로 노출된 상기 제1폴리실리콘층을 제거하는 단계와, 상기 제2감광막 패턴을 제거하여 미세패턴을 형성하는 단계로 이루어지는 것을 특징으로 하는 고집적 반도체 소자의 미세패턴 형성방법.
KR1019930029799A 1993-12-27 1993-12-27 고집적 반도체 소자의 미세패턴 형성방법 KR0122315B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930029799A KR0122315B1 (ko) 1993-12-27 1993-12-27 고집적 반도체 소자의 미세패턴 형성방법
DE19944446852 DE4446852A1 (de) 1993-12-27 1994-12-27 Verfahren zur Bildung einer Mikrostruktur bei einer Halbleitervorrichtung
JP6325107A JP2741175B2 (ja) 1993-12-27 1994-12-27 半導体素子の微細パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930029799A KR0122315B1 (ko) 1993-12-27 1993-12-27 고집적 반도체 소자의 미세패턴 형성방법

Publications (1)

Publication Number Publication Date
KR0122315B1 true KR0122315B1 (ko) 1997-11-26

Family

ID=19372801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930029799A KR0122315B1 (ko) 1993-12-27 1993-12-27 고집적 반도체 소자의 미세패턴 형성방법

Country Status (3)

Country Link
JP (1) JP2741175B2 (ko)
KR (1) KR0122315B1 (ko)
DE (1) DE4446852A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101284410B1 (ko) * 2005-05-23 2013-07-15 마이크론 테크놀로지, 인크. 작은 조밀한 간격의 피처 배열 형성 방법
US9666695B2 (en) 2007-12-18 2017-05-30 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US10396281B2 (en) 2005-09-01 2019-08-27 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US10515801B2 (en) 2007-06-04 2019-12-24 Micron Technology, Inc. Pitch multiplication using self-assembling materials
CN110828460A (zh) * 2018-08-14 2020-02-21 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005008478B3 (de) * 2005-02-24 2006-10-26 Infineon Technologies Ag Verfahren zur Herstellung von sublithographischen Strukturen
JP2009065000A (ja) * 2007-09-07 2009-03-26 Tokyo Electron Ltd 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101284410B1 (ko) * 2005-05-23 2013-07-15 마이크론 테크놀로지, 인크. 작은 조밀한 간격의 피처 배열 형성 방법
US10396281B2 (en) 2005-09-01 2019-08-27 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US10515801B2 (en) 2007-06-04 2019-12-24 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US9666695B2 (en) 2007-12-18 2017-05-30 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US9941155B2 (en) 2007-12-18 2018-04-10 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US10497611B2 (en) 2007-12-18 2019-12-03 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
CN110828460A (zh) * 2018-08-14 2020-02-21 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
JPH07326621A (ja) 1995-12-12
JP2741175B2 (ja) 1998-04-15
DE4446852A1 (de) 1995-06-29

Similar Documents

Publication Publication Date Title
KR0122315B1 (ko) 고집적 반도체 소자의 미세패턴 형성방법
KR950013789B1 (ko) 반도체 소자의 미세 게이트 전극 형성 방법
KR950011172B1 (ko) 삼층감광막 패턴 형성방법
KR950010853B1 (ko) 반도체장치의 역 콘택 제조 방법
KR100275934B1 (ko) 반도체장치의 미세도전라인 형성방법
KR100218730B1 (ko) 반도체 소자 제조방법
KR970024184A (ko) 반도체장치의 캐패시터 제조방법(Method of fabricating a capacitor in semiconductor device)
KR960004085B1 (ko) 금속 비아 콘택홀 형성방법
KR0146629B1 (ko) 반도체 소자의 필드산화막 형성방법
KR0122508B1 (ko) 미세콘택홀 형성방법
KR950025913A (ko) 반도체소자의 미세패턴 형성방법
KR19980026093A (ko) 반도체 장치의 미세패턴 형성방법
KR970003564A (ko) 반도체소자의 미세패턴 제조방법
KR940002664A (ko) 감광막 패턴 형성방법
KR950012677A (ko) 반도체 소자의 필드 산화막 형성방법
KR950004408A (ko) 반도체 장치의 폴리실리콘 패턴 형성방법
KR950021359A (ko) 반도체 소자의 필드 산화막 제조방법
KR950015597A (ko) 반도체소자의 콘택홀 형성방법
KR980003891A (ko) 노광용 정렬 키 제조방법
KR930009067A (ko) 반도체 셀의 캐패시터 제조방법
KR19990001901A (ko) 반도체 장치의 커패시터 제조방법
KR940004836A (ko) 반도체소자의 콘택홀 형성방법
KR940015672A (ko) 삼층감광막을 이용한 폴리실리콘 패턴 형성방법
KR19990034261A (ko) 미세 패턴 형성방법
KR970018032A (ko) 반도체 장치의 스몰콘택 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee