KR970024184A - 반도체장치의 캐패시터 제조방법(Method of fabricating a capacitor in semiconductor device) - Google Patents
반도체장치의 캐패시터 제조방법(Method of fabricating a capacitor in semiconductor device) Download PDFInfo
- Publication number
- KR970024184A KR970024184A KR1019950035621A KR19950035621A KR970024184A KR 970024184 A KR970024184 A KR 970024184A KR 1019950035621 A KR1019950035621 A KR 1019950035621A KR 19950035621 A KR19950035621 A KR 19950035621A KR 970024184 A KR970024184 A KR 970024184A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- polysilicon
- forming
- etching
- semiconductor device
- Prior art date
Links
Abstract
본 발명은 네가티브 포토레지스트를 이용하여 공정을 단순화한 반도체 장치의 메모리 커패시터를 제조하는 방법에 관한 것으로, 반도체 기판상에 폴리실리콘을 형성하는 공정과; 상기 폴리실리콘상에 포토레지스트를 도포하고 스토리지 노드가 형성될 부분을 한정하여 패터닝하는 공정과; 상기 포토레지스트상에 산화막을 형성하는 공정과; 상기 산화막을 이방성식각하여 상기 포토레지스트의 측벽에 스페이서를 형성하는 공정과; 상기 포토레지스트를 제거하는 공정과; 상기 스페이서를 마스크로 이용하여 상기 폴리실리콘을 식각하는 공정을 포함하고 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2E도는 본 발명의 실시예에 따른 반도체 장치의 캐패시터 제조 공정도.
Claims (1)
- 반도체 기판(11)상에 스토리지 노드용 폴리실리콘막(12)을 형성하는 공정과; 상기 폴리실리콘막(12)상에 네가티브 포토레지스트(13)를 도포하는 공정과; 상기 포토레지스트(13)를 패터닝하여 포토레지스트(13) 패턴을 형성하는 공정과; 상기 패터닝된 포토레지스트(13)를 베이크하는 공정과; 상기 포토레지스트(13)를 포함한 상기 폴리실리콘막(12)상에 산화막을 형성하고 식각하여 측벽 스페이서(14)를 형성하는 공정과; 상기 포토레지스트(13) 및 상기 스페이서(14)를 마스크로 사용하여 상기 폴리실리콘막(12)을 1차 식각하는 공정과, 상기 포토레지스트(13)를 제거하고, 상기 스페이서(14)를 마스크로 사용하여 상기 폴리실리콘(12)을 2차 식각하여 스토리지 노드를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 메모리 캐패시터 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950035621A KR970024184A (ko) | 1995-10-16 | 1995-10-16 | 반도체장치의 캐패시터 제조방법(Method of fabricating a capacitor in semiconductor device) |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950035621A KR970024184A (ko) | 1995-10-16 | 1995-10-16 | 반도체장치의 캐패시터 제조방법(Method of fabricating a capacitor in semiconductor device) |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970024184A true KR970024184A (ko) | 1997-05-30 |
Family
ID=66583844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950035621A KR970024184A (ko) | 1995-10-16 | 1995-10-16 | 반도체장치의 캐패시터 제조방법(Method of fabricating a capacitor in semiconductor device) |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970024184A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333665B1 (ko) * | 1999-06-28 | 2002-04-24 | 박종섭 | 네가티브 포토레지스트를 이용하여 스컴을 방지한 반도체 소자 제조방법 |
| KR100480610B1 (ko) * | 2002-08-09 | 2005-03-31 | 삼성전자주식회사 | 실리콘 산화막을 이용한 미세 패턴 형성방법 |
| KR100928098B1 (ko) * | 2002-12-24 | 2009-11-24 | 동부일렉트로닉스 주식회사 | 산화막을 이용한 메탈라인 형성방법 |
-
1995
- 1995-10-16 KR KR1019950035621A patent/KR970024184A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333665B1 (ko) * | 1999-06-28 | 2002-04-24 | 박종섭 | 네가티브 포토레지스트를 이용하여 스컴을 방지한 반도체 소자 제조방법 |
| KR100480610B1 (ko) * | 2002-08-09 | 2005-03-31 | 삼성전자주식회사 | 실리콘 산화막을 이용한 미세 패턴 형성방법 |
| US6989231B2 (en) | 2002-08-09 | 2006-01-24 | Samsung Electronics, Co., Ltd. | Method of forming fine patterns using silicon oxide layer |
| KR100928098B1 (ko) * | 2002-12-24 | 2009-11-24 | 동부일렉트로닉스 주식회사 | 산화막을 이용한 메탈라인 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960005864A (ko) | 미세패턴 형성방법 | |
| KR970024184A (ko) | 반도체장치의 캐패시터 제조방법(Method of fabricating a capacitor in semiconductor device) | |
| KR0122315B1 (ko) | 고집적 반도체 소자의 미세패턴 형성방법 | |
| KR960026297A (ko) | 반도체소자의 미세패턴 제조방법 | |
| KR940016887A (ko) | 반도체 소자의 미세 게이트전극 형성방법 | |
| KR950025993A (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
| KR970024226A (ko) | 반도체 메모리소자의 스토리지 전극 형성방법 | |
| KR970053956A (ko) | 반도체 장치의 커패시터 및 그의 제조 방법 | |
| KR970054043A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| KR970054044A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970003959A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR950004408A (ko) | 반도체 장치의 폴리실리콘 패턴 형성방법 | |
| KR950021623A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR950021553A (ko) | 반도체소자의 저장전극 제조방법 | |
| KR19990001901A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR930014971A (ko) | 쌍 트랜치 캐패시터 셀 제조방법 및 그 구조 | |
| KR930006926A (ko) | 반도체 메모리 소자의 캐피시터 제조방법 | |
| KR940001379A (ko) | 고축적 용량을 갖는 캐패시터 콘택홀 제조방법 | |
| KR970013348A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR930018721A (ko) | 디램 셀의 캐패시터 저장전극 제조방법 | |
| KR950021548A (ko) | 반도체 메모리장치의 커패시터 및 이의 제조방법 | |
| KR920007086A (ko) | 측벽 스페이서 형성방법 | |
| KR970030819A (ko) | 반도체 소자의 커패시터 제조방법 | |
| KR960002693A (ko) | 트랜지스터 제조 방법 | |
| KR970054057A (ko) | 반도체 장치의 커패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |