KR950004408A - 반도체 장치의 폴리실리콘 패턴 형성방법 - Google Patents

반도체 장치의 폴리실리콘 패턴 형성방법 Download PDF

Info

Publication number
KR950004408A
KR950004408A KR1019930013650A KR930013650A KR950004408A KR 950004408 A KR950004408 A KR 950004408A KR 1019930013650 A KR1019930013650 A KR 1019930013650A KR 930013650 A KR930013650 A KR 930013650A KR 950004408 A KR950004408 A KR 950004408A
Authority
KR
South Korea
Prior art keywords
polysilicon
photoresist
semiconductor device
oxide film
mask
Prior art date
Application number
KR1019930013650A
Other languages
English (en)
Other versions
KR100265989B1 (ko
Inventor
김상균
하덕용
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019930013650A priority Critical patent/KR100265989B1/ko
Publication of KR950004408A publication Critical patent/KR950004408A/ko
Application granted granted Critical
Publication of KR100265989B1 publication Critical patent/KR100265989B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Abstract

본 발명은 반도체 장치의 제조방법에 관한 것으로서, 특히 폴리실리콘의 패턴 형성시 0.4um 이하의 미세선폭으로 패터닝이 가능하도록 한 반도체 장치의 폴리실리콘 패턴 형성방법에 관한 것이다.
이를 위하여 반도체 기판(11)위에 제1산화막(12)과 제1폴리실리콘(13) 및 제2산화막(14), 제2폴리실리콘(15), 포토레지스트(16)를 소정두께를 갖도록 차례로 증착하고, 상기 포토레지스트(16)를 포토/마스크작업으로 패턴 형성역역을 정의하는 포토마스크를 형성하는 단계와, 상기 포토레지스트를 마스크로 이용하여 제2폴리실리콘(15)을 에치하는 단계와, 포토마스크를 제거하고 상기 제2폴리실리콘(15)을 마스크로 이용하여 제2산화막(14)을 에치하는 단계와, 상기 제2산화막(14)을 마스크로 이용하여 제1폴리실리콘(13)을 건식식각하는 단계로 이루어진 것이다.

Description

반도체 장치의 폴리실리콘 패턴 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 폴리실리콘의 패턴 형성공정도이다.

Claims (2)

  1. 반도체 기판(11)위에 제1산화막(12)과 제1폴리실리콘(13) 및 제2산화막(14), 제2폴리실리콘(15), 포토레지스트(16)를 소정두께를 갖도록 차례로 중착하고, 상기 포토레지스트(16)를 포토/마스크 작업으로 패턴 형성영역을 정의하는 포토마스크를 형성하는 단계와, 상기 포토레지스트를 마스크로 이용하여 제2폴리실리콘(15)을 에치하는 단계와, 포토마스크를 제거하고 상기 제2폴리실리콘(15)을 마스크로 이용하여 제2산화막(14)을 에치하는 단계와, 상기 제2산화막(14)을 마스크로 이용하여 제1폴리실리콘(13)을 건식식각하는 단계로 이루어진 것을 특징으로 하는 반도체 장치의 폴리실리콘 패턴 형성방법.
  2. 제1항에 있어서, 상기 제2폴리실리콘(15) 및 포토레지스트(16)와, 제2산화막(13) 및 제1폴리실리콘(14)의 식각 선택비를 각각 3:1 이상으로 한 것을 특징으로 하는 반도체 장치의 폴리실리콘 패턴 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930013650A 1993-07-20 1993-07-20 반도체 장치의 폴리실리콘 패턴 형성방법 KR100265989B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930013650A KR100265989B1 (ko) 1993-07-20 1993-07-20 반도체 장치의 폴리실리콘 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930013650A KR100265989B1 (ko) 1993-07-20 1993-07-20 반도체 장치의 폴리실리콘 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR950004408A true KR950004408A (ko) 1995-02-18
KR100265989B1 KR100265989B1 (ko) 2000-10-02

Family

ID=19359586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930013650A KR100265989B1 (ko) 1993-07-20 1993-07-20 반도체 장치의 폴리실리콘 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100265989B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990070727A (ko) * 1998-02-24 1999-09-15 김영환 홈위치등록기의 소프트웨어 장애 복구방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990070727A (ko) * 1998-02-24 1999-09-15 김영환 홈위치등록기의 소프트웨어 장애 복구방법

Also Published As

Publication number Publication date
KR100265989B1 (ko) 2000-10-02

Similar Documents

Publication Publication Date Title
KR970051945A (ko) 반도체장치의 제조방법
KR0122315B1 (ko) 고집적 반도체 소자의 미세패턴 형성방법
KR950004408A (ko) 반도체 장치의 폴리실리콘 패턴 형성방법
KR970003559A (ko) 반도체 소자의 미세 패턴 형성 방법
KR970016761A (ko) 건식식각이 가능한 포토마스크 제조방법
KR950021075A (ko) 반도체장치의 콘택홀 형성방법
KR940015672A (ko) 삼층감광막을 이용한 폴리실리콘 패턴 형성방법
KR970054532A (ko) 반도체소자의 소자분리막 제조방법
KR970018032A (ko) 반도체 장치의 스몰콘택 형성방법
KR970063736A (ko) 반도체 메모리 소자 제조방법
KR950034517A (ko) 반도체 장치에서 전도선의 형성 방법
KR970023705A (ko) 반도체장치의 개구부형성방법
KR950025927A (ko) 반도체장치 제조방법
KR960032741A (ko) 반도체장치의 미세패턴 형성방법
KR970052317A (ko) 반도체 장치의 미세 접촉창 형성 방법
KR980006348A (ko) 반도체소자의 캐패시터 제조방법
KR950021359A (ko) 반도체 소자의 필드 산화막 제조방법
KR970051897A (ko) 반도체장치의 제조방법
KR960019517A (ko) 반도체 소자의 콘택 홀 제조방법
KR940016681A (ko) 반도체 집적회로의 분리영역 제조방법
KR940016792A (ko) 반도체 장치의 캐패시터 노드 제조방법
KR970054601A (ko) 반도체 디바이스 제조공정의 금속층 패터닝(Patterning) 방법
KR930006839A (ko) 반도체 제조공정의 미세패턴 형성방법
KR980003812A (ko) 위상 반전 마스크 및 그 제조 방법
KR950012677A (ko) 반도체 소자의 필드 산화막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080527

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee