KR960032741A - 반도체장치의 미세패턴 형성방법 - Google Patents

반도체장치의 미세패턴 형성방법 Download PDF

Info

Publication number
KR960032741A
KR960032741A KR1019950003238A KR19950003238A KR960032741A KR 960032741 A KR960032741 A KR 960032741A KR 1019950003238 A KR1019950003238 A KR 1019950003238A KR 19950003238 A KR19950003238 A KR 19950003238A KR 960032741 A KR960032741 A KR 960032741A
Authority
KR
South Korea
Prior art keywords
film
photoresist
semiconductor device
fine pattern
forming
Prior art date
Application number
KR1019950003238A
Other languages
English (en)
Inventor
하덕용
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019950003238A priority Critical patent/KR960032741A/ko
Publication of KR960032741A publication Critical patent/KR960032741A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Abstract

본 발명은 반도체장치의 미세패턴 형성방법에 관한 것으로, 종래의 패턴형성시 포토레지스트의 두께로 인하여 정밀하고 미세한 패턴을 얻기 어려운 문제점을 해결하기 위한 것이다.
본 발명은 기판상에 형성된 패터닝하고자 하는 막위에 Ti/W를 소정두께로 증착하는 단계와, 상기 Ti/W 막위에 포토레지스트를 도포하는 단계, 사진공정에 의해 상기 포토레지스트를 선택적으로 노광 및 현상하여 소정의 포토레지스트패턴을 형성하는 단계, 상기 포토레지스트패턴을 마스크로 하여 상기 Ti/W 막을 식각하는 단계, 상기 포토레지스트패턴을 제거하는 단계, 상기 Ti/W 막을 마스크로 하여 상기 패터닝하고자 하는 막을 식각하는 단계, 및 상기 Ti/W막을 제거하는 단계로 이루어지는 반도체장치의 미세패턴 형성방법을 제공한다.

Description

반도체장치의 미세패턴 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도3은 본 발명의 일실시예의 의한 DRAM 커패시터의 스토리지노드 형성방법을 도시한 공정 순서도.

Claims (3)

  1. 기판상에 형성된 패터닝하고자 하는 막위에 Ti/W 막을 소정 두께로 증착하는 단계와, 상기 Ti/W 막위에 포토레지스트를 도포하는 단계, 사진공정에 의해 상기 포토레지스트를 선택적으로 노광 및 현상하여 소정의 포토레지스트패턴을 형성하는 단계, 상기 포토레지스트패턴을 마스크로 하여 상기 Ti/W 막을 식각하는 단계, 상기 포토레지스트패턴을 제거하는 단계, 상기 Ti/W 막을 마스크로 하여 상기 패터닝하고자 하는 막을 식각하는 단계, 및 상기 Ti/W 막을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체장치의 미세패턴 형성방법.
  2. 제1항에 있어서, 상기 Ti/W 막은 200~1500A의 두께로 증착하는 것을 특징으로 하는 반도체장치의 미세패턴 형성방법.
  3. 제1항에 있어서, 상기 포토레지스트는 약0.4㎛ 정도의 두께로 얇게 도포하는 것을 특징으로 하는 반도체 장치의 미세패턴 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950003238A 1995-02-20 1995-02-20 반도체장치의 미세패턴 형성방법 KR960032741A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950003238A KR960032741A (ko) 1995-02-20 1995-02-20 반도체장치의 미세패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950003238A KR960032741A (ko) 1995-02-20 1995-02-20 반도체장치의 미세패턴 형성방법

Publications (1)

Publication Number Publication Date
KR960032741A true KR960032741A (ko) 1996-09-17

Family

ID=66549128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950003238A KR960032741A (ko) 1995-02-20 1995-02-20 반도체장치의 미세패턴 형성방법

Country Status (1)

Country Link
KR (1) KR960032741A (ko)

Similar Documents

Publication Publication Date Title
KR960032741A (ko) 반도체장치의 미세패턴 형성방법
KR970013040A (ko) 반도체소자 제조방법
KR970054993A (ko) 부분 회절 격자 형성 방법
KR920003811B1 (ko) 레지스트의 이중 도포에 의한 이중 노광방법
KR970013064A (ko) 반도체소자의 미세패턴 형성방법
KR950015617A (ko) 반도체소자의 미세패턴 제조방법
KR19990065144A (ko) 반도체 소자의 투과율 조절 마스크 제조 방법
KR940016792A (ko) 반도체 장치의 캐패시터 노드 제조방법
KR960039161A (ko) 반도체장치 제조시의 패턴 형성방법
KR970077296A (ko) 알루미늄 박막의 식각 방법
KR940016501A (ko) 다중마스크에 의한 미세콘택홀 형성방법
KR970052777A (ko) 반도체 장치의 제조방법
KR970063736A (ko) 반도체 메모리 소자 제조방법
KR970008321A (ko) 반도체 장치의 포토레지스트 패턴 형성방법
KR960011550A (ko) 이중 식각 단면 형성방법
JPH03104113A (ja) レジストパターンの形成方法
JPH0458168B2 (ko)
KR970003411A (ko) 패턴 형성용 마스크 및 이를 이용한 노광방법
KR970003523A (ko) 반도체 소자의 콘택홀 형성방법
KR970049007A (ko) 2층 감광막 패턴 형성방법
KR950025484A (ko) 반도체 제조용 마스크의 크롬패턴 형성방법
KR970002461A (ko) 반도체 소자의 제조방법
KR980006348A (ko) 반도체소자의 캐패시터 제조방법
KR980011891A (ko) 반도체 소자의 패턴 형성 방법
KR960008987A (ko) 리소그래피 공정에 의한 감광막 패턴 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid