KR940016792A - 반도체 장치의 캐패시터 노드 제조방법 - Google Patents
반도체 장치의 캐패시터 노드 제조방법 Download PDFInfo
- Publication number
- KR940016792A KR940016792A KR1019920024964A KR920024964A KR940016792A KR 940016792 A KR940016792 A KR 940016792A KR 1019920024964 A KR1019920024964 A KR 1019920024964A KR 920024964 A KR920024964 A KR 920024964A KR 940016792 A KR940016792 A KR 940016792A
- Authority
- KR
- South Korea
- Prior art keywords
- polycrystalline silicon
- node
- semiconductor device
- capacitor
- insulating film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Abstract
발명은 고집적 반도체 장치의 캐패시터 노드 형성 공정에 관한 것으로 특히 라인 스페이스 패턴(LINE SPACE APTTERN) 형식을 사용하여 노드 면적을 확보하는데 적당하도록 한 반도체 장치의 캐패시터 노드의 노광방법에 관한 것이다. 이를 위하여 본 발명은, 반도체 기판 캐패시터 절연막이 형성된 반도체 장치의 캐패시터 노드 제조방법에 있어서, 절연막 위에 다결정 실리콘을 소정 두께를 갖도록 증착시키는 단계와, 다결정 실리콘위에 라인 스페이스 마스크인 제1 및 제2포토레지스트를 세로로 도포한 후 다결정 실리콘을 에치하여 X축 방향의 노드를 정의하는 단게와, 다결정 실리콘 위에 라인 스페이스 마스크인 제3 및 제4포토레지스트를 가로로 도포한 후 다결정 실리콘을 에치하여 y축 방향의 노드를 정의하여 직사각형을 갖는 다결정 실리콘의 노드 마스크를 형성하는 단게와, 직사각형 형태의 다결정 실리콘을 마스크로서 절연막을 식각하여 캐패시터 노드를 형성한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래 반도체 장치의 캐패시터 노드의 노광 공정도로서, (가)도는 노드의 노광전 노드 마스크의 배치도, (나)도는 노광후의 노드 형성도, (다)도는 노드의 노광 공정도, 제2도는 본 발명에 따른 노드 마스크의 제조 공정도, 제3도는 본 발명에 따른 캐패시터 노드의 노광 공정도.
Claims (2)
- 반도체 기판에 캐패시터 절연막이 형성된 반도체 장치의 캐패시터 노드 제조방법에 있어서, 상기 절연막 위에 다결정 실리콘을 소정 두께를 갖도록 증착시키는 단계와, 상기 다결정 실리콘 위에 라인 스페이스 마스크인 제1 및 제2포토레지스트를 세로로 도포한 후 다결정 실리콘을 에치하여 X축 방향의 노드를 정의하는 단계와, 상기 다결정 실리콘 위에 라인 스페이스 마스크인 제3 및 제4포토레지스트를 가로로 도포한 후 다결정 실리콘을 에치하여 y축 방향의 노드를 정의하여 직사각형을 갖는 다결정 실리콘의 노드 마스크를 형성하는 단계와, 상기 직사각형 형태의 다결정 실리콘을 마스크로서 절연막을 식각하여 캐패시터 노드를 형성하는 단계로 이루어진 반도체 장치의 캐패시터 노드 제조방법.
- 제1항에 있어서, 상기 다결정 실리콘은 500Å 두께로 증착시킨 것을 특징으로 하는 반도체 장치의 캐패시터 노드 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024964A KR100247805B1 (ko) | 1992-12-22 | 1992-12-22 | 반도체 장치의 캐패시터 노드 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024964A KR100247805B1 (ko) | 1992-12-22 | 1992-12-22 | 반도체 장치의 캐패시터 노드 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016792A true KR940016792A (ko) | 1994-07-25 |
| KR100247805B1 KR100247805B1 (ko) | 2000-03-15 |
Family
ID=19346150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920024964A KR100247805B1 (ko) | 1992-12-22 | 1992-12-22 | 반도체 장치의 캐패시터 노드 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100247805B1 (ko) |
-
1992
- 1992-12-22 KR KR1019920024964A patent/KR100247805B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100247805B1 (ko) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0122315B1 (ko) | 고집적 반도체 소자의 미세패턴 형성방법 | |
| KR940016792A (ko) | 반도체 장치의 캐패시터 노드 제조방법 | |
| KR930001301A (ko) | 반도체 패턴 형성방법 | |
| KR950004408A (ko) | 반도체 장치의 폴리실리콘 패턴 형성방법 | |
| KR940016681A (ko) | 반도체 집적회로의 분리영역 제조방법 | |
| KR930006839A (ko) | 반도체 제조공정의 미세패턴 형성방법 | |
| KR960032741A (ko) | 반도체장치의 미세패턴 형성방법 | |
| KR950025886A (ko) | 반도체 소자 제조 방법 | |
| KR950019919A (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR950025933A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR980006348A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR940009769A (ko) | 반도체 소자의 감광막 미세 패턴 형성방법 | |
| KR19990034261A (ko) | 미세 패턴 형성방법 | |
| KR970018536A (ko) | 원통형 캐패시터를 형성하는 반도체기억장치의 제조방법 | |
| KR950025887A (ko) | 반도체 소자의 감광막패턴 제조 방법 | |
| KR950025927A (ko) | 반도체장치 제조방법 | |
| KR960005791A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR940015669A (ko) | 오르가닉 아크층을 이용한 미세패턴 형성방법 | |
| KR940016439A (ko) | 반도체소자의 콘택형성방법 | |
| KR970054201A (ko) | 마스크 롬의 제조방법 | |
| KR960019517A (ko) | 반도체 소자의 콘택 홀 제조방법 | |
| KR950001918A (ko) | 질화막을 이용한 게이트패턴 형성방법 | |
| KR970016754A (ko) | 반도체 장치용 마스크 제조방법 | |
| KR960002597A (ko) | 미세패턴 형성방법 | |
| KR950021553A (ko) | 반도체소자의 저장전극 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081125 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |