KR950001918A - 질화막을 이용한 게이트패턴 형성방법 - Google Patents
질화막을 이용한 게이트패턴 형성방법 Download PDFInfo
- Publication number
- KR950001918A KR950001918A KR1019930011361A KR930011361A KR950001918A KR 950001918 A KR950001918 A KR 950001918A KR 1019930011361 A KR1019930011361 A KR 1019930011361A KR 930011361 A KR930011361 A KR 930011361A KR 950001918 A KR950001918 A KR 950001918A
- Authority
- KR
- South Korea
- Prior art keywords
- nitride film
- pattern
- film
- gate
- photoresist
- Prior art date
Links
- 150000004767 nitrides Chemical class 0.000 title claims abstract 14
- 238000000034 method Methods 0.000 title claims abstract 10
- 229920002120 photoresistant polymer Polymers 0.000 claims 8
- 238000005530 etching Methods 0.000 claims 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
- 230000007261 regionalization Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 게이트패턴 형성방법에 관한 것으로, 특히 질화막 공정을 이용하여 게이트패턴 형성시 필드지역과 액티브지역간의 단차로 인해 기울기가 발생된 게이트 도전층에서 반사되는 반사광으로 레지스트패턴의 측벽에 노칭(Notching)이 발생되는 것을 방지하기 위하여 게이트도전층 상부에 반사광을 최소화할 수 있는 질화막을 증착하고 게이트패턴을 형성하는 질화막을 이용한 게이트패턴 형성방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2F도는 본 발명에 의해 게이트패턴을 형성하는 단계를 도시한 단면도.
Claims (3)
- 게이트패턴 제조방법에 있어서, 실리콘기판의 필드영역에 필드산화막을 형성하고, 실리콘기판과 필드산화막 상부에 게이트산화막, 게이트도전층, 질화막을 순차적으로 적층하는 단계와, 질화막 상부에 감광막을 도포하고, 노광 및 현상공정으로 게이트마스크용 감광막패턴을 형성하는 단계와, 감광막패턴을 마스크로하여 노출된 영역의 질화막과 게이트도전층을 순차적으로 식각하여 질화막패턴과 게이트전극을 형성한후, 감광막패턴을 제거하는 단계와, 감광막을 질화막 패턴이 충분히 덮히도록 다시 도포하고, 마스크를 이용하지 않은 노광공정으로 감광막의 예정된 두께까지만 노광시키는 단계와, 노광된 감광막을 현상공정으로 제거하여 질화막패턴이 노출되게 하는 단계와, 노출된 질화막패턴을 식각하고, 남아있는 감광막을 식각하는 단계로 이루어져 수직한 측벽을 갖는 게이트전극을 형성하는 단계를 포함하는 질화막을 이용한 게이트패턴 제조방법.
- 제 1 항에 있어서, 상기 질화막의 두께는 200Å으로 형성하는 것을 특징으로 하는 질화막을 이용한 게이트패턴 제조방법.
- 제 1 항에 있어서, 상기 질화막과 질화막패턴은 CHF3/O2플라즈마로 식각하는 것을 특징으로 하는 질화막을 이용한 게이트패턴 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93011361A KR960015789B1 (en) | 1993-06-22 | 1993-06-22 | Fabricating method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93011361A KR960015789B1 (en) | 1993-06-22 | 1993-06-22 | Fabricating method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950001918A true KR950001918A (ko) | 1995-01-04 |
| KR960015789B1 KR960015789B1 (en) | 1996-11-21 |
Family
ID=19357775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR93011361A KR960015789B1 (en) | 1993-06-22 | 1993-06-22 | Fabricating method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960015789B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393202B1 (ko) * | 1995-05-12 | 2003-10-10 | 삼성전자주식회사 | 패턴형성에사용되는마스크및그제조방법 |
-
1993
- 1993-06-22 KR KR93011361A patent/KR960015789B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393202B1 (ko) * | 1995-05-12 | 2003-10-10 | 삼성전자주식회사 | 패턴형성에사용되는마스크및그제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960015789B1 (en) | 1996-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960005864A (ko) | 미세패턴 형성방법 | |
| EP0940719A2 (en) | Photoresist film and method for forming a pattern thereof | |
| KR950001918A (ko) | 질화막을 이용한 게이트패턴 형성방법 | |
| JPH10106971A (ja) | 半導体装置の製造方法 | |
| KR100827488B1 (ko) | 반도체 소자의 금속 배선 패턴 형성 방법 | |
| KR100265588B1 (ko) | 감광막패턴의 형성방법 | |
| KR960000232B1 (ko) | 반도체 소자의 게이트패턴 형성방법 | |
| KR960014056B1 (ko) | 감광막 패턴 형성방법 | |
| KR0128384B1 (ko) | 포토레지스트 패턴 형성 방법 | |
| KR960008095B1 (ko) | 오르가닉 아크층을 이용한 미세 패턴 형성 방법 | |
| KR100546129B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR100358161B1 (ko) | 반도체소자제조방법 | |
| KR970022517A (ko) | 포토마스크 및 그 제조방법 | |
| KR950015577A (ko) | 반도체소자의 제조방법 | |
| KR950015608A (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR950025913A (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR960005791A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR960015751A (ko) | 반도체소자의 미세패턴 형성방법 | |
| JPH08264407A (ja) | パターン形成方法 | |
| KR950021047A (ko) | 포토레지스트의 미세패턴 형성방법 | |
| KR970003496A (ko) | 반도체 소자 제조시 미세 콘택홀 형성 방법 | |
| KR940016671A (ko) | 실리레이션용 레지스트패턴 형성방법 | |
| KR970048982A (ko) | 위상 반전 셀 프로젝션 마스크 | |
| KR20000042882A (ko) | 레지스트 패턴 형성방법 | |
| KR19980052471A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |