KR950015608A - 반도체소자의 미세패턴 형성방법 - Google Patents
반도체소자의 미세패턴 형성방법 Download PDFInfo
- Publication number
- KR950015608A KR950015608A KR1019930024051A KR930024051A KR950015608A KR 950015608 A KR950015608 A KR 950015608A KR 1019930024051 A KR1019930024051 A KR 1019930024051A KR 930024051 A KR930024051 A KR 930024051A KR 950015608 A KR950015608 A KR 950015608A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- film
- conductive layer
- forming
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 230000007261 regionalization Effects 0.000 title 1
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 3
- 238000005530 etching Methods 0.000 claims 3
- 229910052710 silicon Inorganic materials 0.000 claims 3
- 239000010703 silicon Substances 0.000 claims 3
- 239000000758 substrate Substances 0.000 claims 3
- 239000004642 Polyimide Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 claims 1
- 229920001721 polyimide Polymers 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
본 발명은 반도체소자를 고집적화하기위한 미세패턴 형성방법에 관한 것으로, 하부패턴에 의해 경사면을 갖는 도전층상부에 감광막 패턴을 형성하게 되면 노광되는 광이 감광막을 투과하면서, 하부도전층 표면에서 반사되어 비노광지역의 감광막을 노광시키게 된다. 현상 공정을 실시하면 감광막 패턴이 손상을 입게되고, 이것을 마스크로 도전층 패턴을 형성하게 되면 도전충 패턴이 불량하게 형성된다. 따라서 본 발명은 상기 감광막 패턴 이 손상을 입지 않도록 하는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2D도는 본 발명의 실시예에 의해 반도체소자의 미세패턴 형성공정을 도시한 단면도.
Claims (5)
- 반도체소자의 미세패턴 형성방법에 있어서, 실리콘기판의 상부에 소정의 높이와 폭을 갖는 하부패턴을 형성하는 공정과, 실리콘기판과 하부패턴 상부에 도전층을 증착하고 그 상부에 포지티브 감광막을 도포하는 공정과, 도전층패턴이 형성될 부분의 감광막에 광을 노광시키되, 감광막저부면까지 도달되지않도록 노광시키고, 현상공정으로 노광된 감광막을 제거하여 홈을 형성하는 공정과, 상기 감광막에 형성된 홈에만 절연막을 채우는 공정과, 상기 절연막을 마스크로하여 도전층이 노출될 때가지 노출된 감광막을 식각하여 감광막패턴을 형성하는 공정과, 상기 노출된 도전층을 식각하여 도전층패턴을 형성한후, 도전층패턴 상부에 있는 층을 제거하는 공정을 포함하는 반도체소자의 미세패턴 형성방법.
- 제1항에 있어서, 상기 감광막패턴을 형성하고, 그 상부에 절연막을 제거한후, 감광막패턴을 마스크로하여 도전층패턴을 형성하는 반도체소자의 미세패턴 형성방법.
- 제1항에 있어서, 상기 포지티브 감광막을 폴리이미드(polyimide)로 대체하여 사용하는 것을 특징으로하는 반도체소자의 미세패턴 형성방법.
- 제1항에 있어서, 상기 감광막에 형성된 홈에 절연막을 채우는 공정은 홈이 형성된 감광막상부에 플로우 특성이 좋은 절연막을 도포하고 전면식각하여 홈에만 절연막을 남기는 것을 특징으로하는 반도체소자의 미세패턴 형성방법.
- 제1항에 있어서, 상기 하부패턴은 필드산확막으로 형성되는 것을 특징으로하는 반도체소자의 미세패턴 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930024051A KR100256814B1 (ko) | 1993-11-12 | 1993-11-12 | 반도체소자의 미세패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930024051A KR100256814B1 (ko) | 1993-11-12 | 1993-11-12 | 반도체소자의 미세패턴 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950015608A true KR950015608A (ko) | 1995-06-17 |
| KR100256814B1 KR100256814B1 (ko) | 2000-06-01 |
Family
ID=19367935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930024051A KR100256814B1 (ko) | 1993-11-12 | 1993-11-12 | 반도체소자의 미세패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100256814B1 (ko) |
-
1993
- 1993-11-12 KR KR1019930024051A patent/KR100256814B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100256814B1 (ko) | 2000-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950015608A (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR100545185B1 (ko) | 미세 콘택홀 형성 방법 | |
| KR960014056B1 (ko) | 감광막 패턴 형성방법 | |
| KR970008372A (ko) | 반도체장치의 미세 패턴 형성방법 | |
| KR960002592A (ko) | 반도체 소자의 제조방법 | |
| KR100365752B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR950001918A (ko) | 질화막을 이용한 게이트패턴 형성방법 | |
| KR930006839A (ko) | 반도체 제조공정의 미세패턴 형성방법 | |
| KR950015577A (ko) | 반도체소자의 제조방법 | |
| KR960026231A (ko) | 텅스텐 플러그 제조방법 | |
| KR970013064A (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR960019517A (ko) | 반도체 소자의 콘택 홀 제조방법 | |
| KR970077521A (ko) | 반도체소자의 금속배선구조 및 이의 형성방법 | |
| KR950025927A (ko) | 반도체장치 제조방법 | |
| KR950019919A (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR970022517A (ko) | 포토마스크 및 그 제조방법 | |
| KR950015597A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR950024261A (ko) | 림(Rim)형 위상반전마시크 및 그 제조방법 | |
| KR970016754A (ko) | 반도체 장치용 마스크 제조방법 | |
| KR20000042882A (ko) | 레지스트 패턴 형성방법 | |
| KR980005323A (ko) | 반도체 소자의 스티칭(Stitching) 공정방법 | |
| KR950021097A (ko) | 고집적 반도체 소자의 미세 콘택 형성방법 | |
| KR970018148A (ko) | 반도체소자의 미세패턴 제조방법 | |
| KR960035799A (ko) | 반도체 소자의 미세 콘택 형성 방법 | |
| KR970072081A (ko) | 반도체 장치의 배선구조 및 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |