KR970077521A - 반도체소자의 금속배선구조 및 이의 형성방법 - Google Patents

반도체소자의 금속배선구조 및 이의 형성방법 Download PDF

Info

Publication number
KR970077521A
KR970077521A KR1019960017226A KR19960017226A KR970077521A KR 970077521 A KR970077521 A KR 970077521A KR 1019960017226 A KR1019960017226 A KR 1019960017226A KR 19960017226 A KR19960017226 A KR 19960017226A KR 970077521 A KR970077521 A KR 970077521A
Authority
KR
South Korea
Prior art keywords
film
forming
metal film
interlayer insulating
lower metal
Prior art date
Application number
KR1019960017226A
Other languages
English (en)
Other versions
KR100214082B1 (ko
Inventor
우창회
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960017226A priority Critical patent/KR100214082B1/ko
Publication of KR970077521A publication Critical patent/KR970077521A/ko
Application granted granted Critical
Publication of KR100214082B1 publication Critical patent/KR100214082B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 안정된 비아 콘택을 이룰 수 있는 반도체소자의 금속배선 구조에 관한 것으로, 소정영역에 콘택홀을 갖춘 절연막을 개재하여 그 상, 하부에 각각 형성된 상부 금속막 및 하부 금속막이 상기 콘택홀을 통해 접속을 이루는 반도체소자의 금속배선구조에 있어서, 상기 콘택홀을 통해 상기 상부 금속막과 접속되는 상기 하부 금속막 부분이 상기 하부 금속막의 다른 부분보다 높이가 높은 반도체소자의 금속배선구조를 제공한다.

Description

반도체소자의 금속배선구조 및 이의 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 반도체소자의 금속배선구조 형성방법을 도시한 공정순서도이다.

Claims (8)

  1. 소정영역에 콘택홀을 갖춘 층간절연막을 개재하여 그 상, 하부에 각각 형성된 상부 금속막 및 하부 금속막이 상기 콘택홀을 통해 접속을 이루는 반도체소자의 금속배선구조에 있어서, 상기 콘택홀을 통해 상기 상부 금속막과 접속되는 상기 하부 금속막 부분이 상기 하부 금속막의 다른 부분보다 높이가 높은 것을 특징으로 하는 반도체소자의 금속배선구조.
  2. 제1항에 있어서, 상기 층간절연막은 제1산화막과 SOG막 및 제2산화막이 차례로 형성되어 이루어진 것을 특징으로 하는 반도체소자의 금속배선구조.
  3. 반도체기판 상부에 하부 금속막을 형성하는 단계와, 상기 하부 금속막을 선택적으로 소정두께만큼 식각하여 소정부분이 그밖의 다른 부분보다 높이가 높은 하부 금속막패턴을 형성하는 단계, 상기 하부 금속막패턴 상부에 층간절연막을 형성하는 단계, 상기 층간절연막을 선택적으로 식각하여 상기 하부 금속막 패턴의 높이가 높은 상기 소정부분을 노출시키는 콘택홀을 형성하는 단계, 및 상기 콘택홀이 매립되도록 상기 층간절연막 전면에 상부 금속막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 금속배선구조 형성방법.
  4. 제3항에 있어서, 상기 하부 금속막 패턴을 형성하는 단계는 상기 하부 금속막상부에 네가티브 감광막을 도포하는 공정과, 소정의 콘택 마스크를 이용한 노광 및 현상공정을 실시하여 감광막패턴을 형성하는 공정, 및 상기 감광막 패턴을 마스크로 이용하여 상기 하부 금속막을 소정두께 만큼 식각하는 공정으로 이루어지는 것을 특징으로 하는 반도체소자의 금속배선구조 형성방법.
  5. 제3항에 있어서, 상기 층간절연막은 제1산화막과 SOG막 및 제2산화막을 연속적으로 증착하여 형성하는 것을 특징으로 하는 반도체소자의 금속배선구조 형성방법.
  6. 제3항에 있어서, 상기 콘택홀을 형성하는 단계는 상기 층간절연막 상부에 포지티브 감광막을 도포하는 공정과, 소정의 콘택 마스크를 이용한 노광 및 현상공정을 실시하여 감광막패턴을 형성하는 공정, 및 상기 감광막패턴을 마스크로 이용하여 상기 층간절연막을 식각하는 공정으로 이루어지는 것을 특징으로 하는 반도체소자의 금속배선구조 형성방법.
  7. 제6항에 있어서, 상기 층간절연막을 식각하는 공정은 습식식각 및 건식식각에 의해 행하는 것을 특징으로 하는 반도체소자의 금속배선구조 형성방법.
  8. 제6항에 있어서, 상기 층간절연막을 식각하는 공정은 건식식각에 의해 행하는 것을 특징으로 하는 반도체소자의 금속배선구조 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960017226A 1996-05-21 1996-05-21 반도체소자의 금속 배선 형성 방법 KR100214082B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960017226A KR100214082B1 (ko) 1996-05-21 1996-05-21 반도체소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017226A KR100214082B1 (ko) 1996-05-21 1996-05-21 반도체소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR970077521A true KR970077521A (ko) 1997-12-12
KR100214082B1 KR100214082B1 (ko) 1999-08-02

Family

ID=19459352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017226A KR100214082B1 (ko) 1996-05-21 1996-05-21 반도체소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100214082B1 (ko)

Also Published As

Publication number Publication date
KR100214082B1 (ko) 1999-08-02

Similar Documents

Publication Publication Date Title
KR970003483A (ko) 반도체 소자의 비아홀 형성방법
KR970077521A (ko) 반도체소자의 금속배선구조 및 이의 형성방법
KR970067640A (ko) 반도체 소자의 금속층 형성 방법
KR980005592A (ko) 자기 정렬 콘택 홀 형성 방법
KR980005323A (ko) 반도체 소자의 스티칭(Stitching) 공정방법
KR970077715A (ko) 메탈 배선 형성방법
KR970053509A (ko) 반도체 소자의 다중 금속층 형성 방법
KR970003522A (ko) 금속배선 형성방법
KR970072100A (ko) 실리콘 기판상에 다층의 금속 배선층을 형성하는 방법
KR980005543A (ko) 반도체 소자의 금속 배선 형성방법
KR940016629A (ko) 삼층감광막 패턴 형성방법
KR970077457A (ko) 반도체소자 제조방법
KR950021154A (ko) 반도체 소자의 광역단차 평탄화 방법
KR970018098A (ko) 비감광성 폴리이미드 수지 절연막의 콘택홀 형성방법
KR970003504A (ko) 반도체 소자의 콘택홀 형성방법
KR970053571A (ko) 반도체 장치 및 그의 제조 방법
KR960002565A (ko) 콘택홀 형성방법
KR980005516A (ko) 반도체 소자의 콘택홀 형성방법
KR970072081A (ko) 반도체 장치의 배선구조 및 형성방법
KR980005675A (ko) 반도체 소자의 콘택홀 형성방법
KR950001896A (ko) 배선층 스텝커버리지 특성 개선방법
KR950034523A (ko) 반도체장치 제조방법
KR970008404A (ko) 반도체 소자의 금속층간절연막 형성방법
KR970052780A (ko) 반도체 소자 제조 방법
KR970003523A (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070419

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee