KR100214082B1 - 반도체소자의 금속 배선 형성 방법 - Google Patents

반도체소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100214082B1
KR100214082B1 KR1019960017226A KR19960017226A KR100214082B1 KR 100214082 B1 KR100214082 B1 KR 100214082B1 KR 1019960017226 A KR1019960017226 A KR 1019960017226A KR 19960017226 A KR19960017226 A KR 19960017226A KR 100214082 B1 KR100214082 B1 KR 100214082B1
Authority
KR
South Korea
Prior art keywords
film
lower metal
forming
interlayer insulating
contact hole
Prior art date
Application number
KR1019960017226A
Other languages
English (en)
Other versions
KR970077521A (ko
Inventor
우창희
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960017226A priority Critical patent/KR100214082B1/ko
Publication of KR970077521A publication Critical patent/KR970077521A/ko
Application granted granted Critical
Publication of KR100214082B1 publication Critical patent/KR100214082B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 안정된 비아 콘택을 이룰 수 있는 반도체소자의 금속배선 구조에 관한 것으로, 소정영역에 콘택홀을 갖춘 절연막을 개재하여 그 상,하부에 각각 형성된 상부 금속막 및 하부 금속막이 상기 콘택홀을 통해 접속을 이루는 반도체소자의 금속배선구조에 있어서, 상기 콘택홀을 통해 상기 상부 금속막과 접속되는 상기 하부 금속막 부분이 상기 하부 금속막의 다른 부분보다 높이가 높은 반도체소자의 금속배선구조를 제공한다.

Description

반도체 소자의 금속 배선 형성 방법
제1도는 종래기술에 의한 반도체 소자의 금속배선 형성 공정 순서도.
제2도는 본 발명에 의한 반도체 소자의 금속배선 형성 공정 순서도.
* 도면의 주요부분에 대한 부호의 설명
10 : 하부 금속막 11 : 네가티브 감광막
12, 13, 14 : 층간절연막 15 : 포지티브 감광막
16 : 비아 콘택홀 17 : 상부 금속막
본 발명은 반도체 소자의 금속배선 형성 방법에 관한 것으로, 특히 다층 금속배선의 비아콘택(via contact) 형성 방법에 관한 것이다.
반도체 소자의 고집적화를 위한 스케일다운(scale down)이 가속되면서 DLM(double level metal)을 비롯한 다층 금속배선 구조가 채용되고 있는 것이 일반적인 추세이다. 종래의 다층 금속배선의 층간 접속을 위한 비아 콘택 형성 방법을 제1도를 참조하여 설명하면 다음과 같다.
제1a도에 도시된 바와 같이 반도체 기판(도시하지 않음) 상에 형성된 하부금속막(1)상에 층간절연층으로서, 제1산화막(2)과 SOG(spin on glass)(3) 및 제2산화막(4)을 차례로 형성한 후, 층간절연층 위에 소정의 감광막 패턴(5)을 형성하고, 이를 마스크로 이용하여 상기 층간절연층(2,3,4)을 습식식각 및 건식식각하여 비아홀을 형성한다.
이어서, 제1b도에 도시된 바와 같이 상기 감광막 패턴을 제거함으로써 금속배선층간 접속을 위한 비아홀(5)을 형성한다. 이때, 산소(O2) 가스를 이용한 플라즈마로 상기 감광막을 제거하는 공정에서 비아홀 형성으로 노출된 SOG층(3)의 일부가 식각되며, 세정 공정시 노출된 SOG층(3)이 더욱 식각되어 제1B도에 도시된 바와 같이 비아홀 측면에 단차가 형성된다. 이에 따라, 상기 비아홀을 포함한 기판 전면에 상부 금속배선 형성을 위한 금속의 증착시 상기 단자로 인해 보이드(void)가 발생하게 되어 콘택 오픈(contact open) 및 콘택 저항의 증가를 초래하게 된다.
본 발명은 이와 같은 문제를 해결하기 위한 것으로, 하부금속막 구조를 변화시켜 안정된 비아 콘택을 형성할 수 있도록 한 반도체 소자의 금속배선 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 반도체 기판 상부에 하부 금속막을 형성하는 제1단계; 상기 하부 금속막을 선택적으로 식각하여 상부 금속배선과 연결될 부분에 돌출부를 갖는 하부 금속배선을 형성하는 제2단계; 상기 제2단계가 완료된 전체 구조 상에 충간절연막을 형성하는 제3단계; 상기 층간절연막을 선택적으로 식각하여 상기 하부 금속배선의 상기 돌출부를 노출시키는 콘택홀을 형성하는 제4단계; 및 상기 콘택홀 내부에서 상기 돌출부와 접속되는 상부 금속배선을 형성하는 제5단계를 포함하는 반도체소자의 금속배선 형성 방법을 제공한다.
이하, 첨부된 도면 제2a도 내지 제2g도를 참조하여 본 발명에 의한 반도체 소자의 다층 금속배선 공정을 설명한다.
먼저, 제2a도에 도시된 바와 같이 반도체 기판(도시하지 않음) 상부에 하부 금속막(10)을 형성한다. 이때, 하부 금속막(10)은 원하는 두께보다 소정 두께 만큼 두껍게 형성한다. 이어서 상기 하부 금속막(10) 상부에 네가티브 감광막(11)을 도포한 후, 소정의 비아 콘택 마스크를 이용하여 노광 및 현상공정을 실시하여 제2B도에 도시된 바와 같이 제1감광막패턴(11')을 형성한다. 이때, 네가티브 감광막을 사용했기 때문에 비아콘택 영역 상부에 상기 제1감광막패턴(11')이 남게 된다. 이와 같이 형성된 제1감광막패턴(11')을 식각마스크로 이용하여 상기 하부 금속막을 소정두께만큼 식각한 후, 제1감광막패턴을 제거함으로써 제2C도에 도시된 바와 같이 비아콘택부에 돌출부(10A)를 갖는 하부금속막 패턴(10')을 형성한다. 이 경우, 도시된 바와 같이 비아콘택이 형성될 부분의 하부 금속막의 두께가 다른 부분보다 높게 형성된다.
이어서, 제2d도에 도시된 바와 같이 상기 하부금속막 패턴(10') 상부에 층간절연층으로서, 예컨대 제1산화막(12)과 SOG막(13) 및 제2산화막(14)을 연속적으로 형성한다. 이때, 상기 SOG막(13)은 유동성막이기 때문에 도시된 바와 같이 상기 하부 금속막패턴(10')으로 인한 단차가 상기 SOG막(13)으로 인해 펑탄화된다.
다음으로, 제2e도에 도시된 바와 같이 상기 제2산화막(14)상에 포지티브 감광막을 도포한 후, 비아 콘택 마스크를 이용하여 노광 및 현상함으로써 제2감광막 패턴(15)을 형성한다. 이 경우, 포지티브 감광막을 사용하였으므로 상기 제1감광막 패턴(11') 형성시와는 반대로 비아 콘택영역 이외의 영역에 제2감광막패턴(15)이 형성되는 것은 당연하다.
이어서, 제2f도에 도시된 바와 같이 상기 감광막 패턴(15)을 식각마스크로 이용하여 상기 층간절연층(12,13,14)을 습식식각 및 건식식각하여 비아 콘택 영역의 상기 하부 금속막(10') 부분을 노출시키는 와인 글래스(wine glass) 형태를 갖는 비아홀(16)을 형성한 후, 상기 제2감광막 패턴(15)을 제거한다.
이와 같은 비아홀(16) 형성으로 하부 금속막 패턴(10') 중 다른 부분보다 높이가 높은 부분(돌출부)이 노출된다. 상기 비아홀(16) 하부의 하부 금속막(10')의 높이가 다른 부분보다 높기 때문에 비아홀의 에스펙트비(aspect ratio)가 감소되므로 상기 층간절연막을 건식식각만을 행하여 식각할 수도 있다. 하부 금속막패턴(10')에 있어서, 비아 콘택 부위와 다른 부위의 두께의 차이 즉, 돌출부의 높이는 비아 콘택홀의 에스펙티브를 충분히 개선시킬 수 있을 정도로 한다.
다음으로, 제2g도에 도시된 바와 같이 상기 비아홀(16)이 매립되도록 기판 전면에 상부 금속막(17)을 형성함으로써 상기 비아홀(16)을 통해 상기 하부 금속막(10')의 돌출부와 상부 금속막(17)이 콘택되도록 한다.
이와 같이 비아 콘택 부위의 하부 금속막을 다른 부위보다 높게 형성하여 비아 콘택의 에스펙트비를 감소시킴으로써 콘택 오픈 페일(contact open fail) 및 콘택저항을 감소시킬 수 있게 되며, 이에 따라 안정된 콘택 특성을 얻을 수 있어 반도체소자 제조시의 수율 향상을 도모할 수 있다. 특히 SRAM과 같은 소자에서는 비아 콘택이 안정화될 경우 소비 전력이 감소되는 효과를 얻을 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (4)

  1. 반도체 소자의 금속배선 형성 방법에 있어서, 반도체 기판 상부에 하부 금속막을 형성하는 제1단계; 상기 하부 금속막을 선택적으로 식각하여 상부 금속배선과 연결될 부분에 돌출부를 갖는 하부 금속배선을 형성하는 제2단계; 상기 제2단계가 완료된 전체 구조 상에 층간절연막을 형성하는 제3단계; 상기 층간절연막을 선택적으로 식각하여 상기 하부 금속배선의 상기 돌출부를 노출시키는 콘택홀을 형성하는 제4단계; 및 상기 콘택홀 내부에서 상기 돌출부와 접속되는 상부 금속배선을 형성하는 제5단계를 포함하는 반도체소자의 금속배선 형성방법.
  2. 제1항에 있어서, 상기 제2단계는, 상기 하부 금속막 상부에 네가티브 감광막을 도포하는 제6단계; 상기 콘택홀 형성 영역을 정의하는 마스크를 이용하여 상기 네가티브 감광막을 노광하고, 상기 네가티브 감광막을 현상하여 제1감광막 패턴을 형성하는 제7단계; 및 상기 제1감광막 패턴을 식각마스크로 이용하여 상기 하부 금속막을 식각하는 제8단계를 포함하고, 상기 제4단계는 상기 층간절연막 상에 포지티브 감광막을 도포하는 제9단계; 상기 제7단계에서 이용된 마스크를 사용하여 상기 포지티브 감광막을 노광한 후, 상기 포지티브 감광막을 현상하여 제2감광막 패턴을 형성하는 제10단계; 및 상기 제2감광막 패턴을 식각마스크로 이용하여 상기 층간절연막을 식각해서 상기 콘택홀을 형성하는 제11단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  3. 제1항에 있어서, 상기 제3단계는, 상기 제2단계가 완료된 전체 구조 상에 제1산화막, SOG(spin on glass)막 및 제2산화막을 연속적으로 증착하여 상기 층간절연막을 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제4단계에서, 상기 층간절연막을 습식식각 및 건식식각하여 그 입구가 그 중심부 및 바닥보다 상대적으로 넓은 콘택홀을 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
KR1019960017226A 1996-05-21 1996-05-21 반도체소자의 금속 배선 형성 방법 KR100214082B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960017226A KR100214082B1 (ko) 1996-05-21 1996-05-21 반도체소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017226A KR100214082B1 (ko) 1996-05-21 1996-05-21 반도체소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR970077521A KR970077521A (ko) 1997-12-12
KR100214082B1 true KR100214082B1 (ko) 1999-08-02

Family

ID=19459352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017226A KR100214082B1 (ko) 1996-05-21 1996-05-21 반도체소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100214082B1 (ko)

Also Published As

Publication number Publication date
KR970077521A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
JP3700460B2 (ja) 半導体装置およびその製造方法
US6465157B1 (en) Dual layer pattern formation method for dual damascene interconnect
KR940022801A (ko) 반도체소자의 콘택 형성방법
KR100214082B1 (ko) 반도체소자의 금속 배선 형성 방법
KR100363642B1 (ko) 반도체 소자의 접촉부 형성 방법
JPH11330077A (ja) デュアル・ダマスク技術
JPH10223759A (ja) 半導体装置の多層配線形成方法
KR100278995B1 (ko) 반도체장치의 비어홀 형성방법
KR100333540B1 (ko) 반도체소자의금속배선형성방법
KR100197538B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100368090B1 (ko) 비감광성폴리이미드수지절연막의콘택홀형성방법
KR100499399B1 (ko) 스택형 비아콘택의 제조방법
KR100231847B1 (ko) 반도체소자 제조방법
KR0124638B1 (ko) 반도체장치의 다층배선 형성방법
US6150215A (en) Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR)
KR100248809B1 (ko) 반도체 장치 제조방법
US6284645B1 (en) Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process
KR100290466B1 (ko) 반도체소자의 제조방법
JPH04330768A (ja) 半導体装置の製造方法
KR100248805B1 (ko) 반도체 소자의 금속배선 형성방법
KR100372657B1 (ko) 반도체소자의콘택형성방법
JPH05109719A (ja) 半導体装置の製造方法
JPH05243217A (ja) 半導体装置の製造方法
KR0144229B1 (ko) 반도체 소자의 미세 콘택 형성 방법
KR920000629B1 (ko) 에치백 공정을 이용한 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070419

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee