KR980005543A - 반도체 소자의 금속 배선 형성방법 - Google Patents

반도체 소자의 금속 배선 형성방법 Download PDF

Info

Publication number
KR980005543A
KR980005543A KR1019960024519A KR19960024519A KR980005543A KR 980005543 A KR980005543 A KR 980005543A KR 1019960024519 A KR1019960024519 A KR 1019960024519A KR 19960024519 A KR19960024519 A KR 19960024519A KR 980005543 A KR980005543 A KR 980005543A
Authority
KR
South Korea
Prior art keywords
film
interlayer insulating
insulating film
metal
pattern
Prior art date
Application number
KR1019960024519A
Other languages
English (en)
Other versions
KR100197538B1 (ko
Inventor
손진석
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960024519A priority Critical patent/KR100197538B1/ko
Publication of KR980005543A publication Critical patent/KR980005543A/ko
Application granted granted Critical
Publication of KR100197538B1 publication Critical patent/KR100197538B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 평탄화막에 의한 결함 및 접촉 특성이 개선된 반도체 소자의 금속 배선 방법이 개시된다. 본 발명은 반도체 기판의 비아홀 예정 영역에 더미 패턴이 형성되고, 구조를 상부에 제1금속막이 증착된다. 그런다음 제1금속막의 소정 부분이 식각되어 더미 패턴 상부 및 반도체 기판상의 소정 부분에 제1금속 패턴이 형성된 다음, 전체 구조상부에 제1층간 절연막과, 평탄화막 및 제2층간 절연막이 증착되고, 더미 패턴 상부의 제1금속 패턴 표면이 노출되고, 그외의 구조를 상부에는 미세한 두께의 제2층간 절연막이 존재하도록 제1층간 절연막과, 평탄화막 및 제2층간절연막이 식각된 후, 제2금속 배선이 형성되어, 소자의 콘택 특성을 증대시키고, 금속 배선 공정시 평탄화막이 노출되지 아니하여, 평탄화막에 의한 제2금속 배선의 부식이 방지된다. 또한, 비아홀을 형성하기 위한 마스크 형성 공정이 배제되어, 공정의 단순화를 이룩할 수 있다.

Description

반도체 소자의 금속 배선 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2i도는 본 발명의 반도체 소자의 금속 배선 형성 방법을 공정순서적으로 설명하기 위한 단면도.

Claims (6)

  1. 트랜지스터 및 절연막이 형성된 반도체 기판을 제공하는 단계; 상기 반도체 기판의 비아홀 예정 영역에 더미패턴을 형성하는 단계; 반도체 기판의 결과물 상부에 제1금속막을 증착하는 단계; 상기 제1금속막의 소정 부분을 식각하여, 더미 패턴 상부 및 반도체 기판상의 소정 부분에 제1금속 패턴을 형성하는 단계; 전체 구조 상부에 제1층간 절연막과, 평탄화막 및 제2층간 절연막을 증착하는 단계; 상기 더미 패턴 상부의 제1금속 패턴 표면이 노출되고, 그외의 구조를 상부에는 미세한 두께의 제2층간 절연막이 존재하도록, 제1층간 절연막과, 평탄화막 및 제2층간 절연막을 식각하는 단계; 및 반도체 기판의 결과를 상부에 제2금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  2. 제1항에 있어서, 상기 제1금속 패턴을 형성하기 위하여는, 금속막을 증착하는 단계와, 금속 패턴을 형성하는 단계 사이에, 표면 단차를 줄이기 위한 포토레지스트막을 도포하는 단계; 상기 포토레지스트막 상부에 불투명층을 증착하는 단계; 상기 불투명층 상부에 제1금속막 패터닝용 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴에 의하여 상기 불투명층의 소정 부분을 패터닝하는 단계; 포토레지스트 패턴을 제거하는 단계; 상기 패터닝된 불투명층의 형태로 하부의 포토레지스트막을 노광 및 현상하여 제2의 포토레지스트 패턴을 형성하는 단계; 제2의 포토레지스트 패턴을 이용하여 제1금속막을 식각하는 단계를 부가적으로 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  3. 제1항에 있어서, 상기 제2층간 절연막은 평탄화막에 대하여 식각 선택비가 큰 물질인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  4. 제1항 또는 제3항에 있어서, 상기 평탄화막은 SOG막인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  5. 제4항에 있어서, 상기 제2층간 절연막은 오존 PSG막인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  6. 제1항에 있어서, 상기 제1층간 절연막과, 평탄화막 및 제2층간 절연막은, 습식 식각 방식으로 식각하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960024519A 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법 KR100197538B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960024519A KR100197538B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024519A KR100197538B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법

Publications (2)

Publication Number Publication Date
KR980005543A true KR980005543A (ko) 1998-03-30
KR100197538B1 KR100197538B1 (ko) 1999-06-15

Family

ID=19463908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024519A KR100197538B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100197538B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020092118A (ko) * 2001-06-02 2002-12-11 삼성전자 주식회사 균일하게 평탄한 금속간 유전막을 구비하는 반도체 소자의제조 방법
KR100499396B1 (ko) * 2002-10-31 2005-07-05 매그나칩 반도체 유한회사 반도체 소자의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020092118A (ko) * 2001-06-02 2002-12-11 삼성전자 주식회사 균일하게 평탄한 금속간 유전막을 구비하는 반도체 소자의제조 방법
KR100499396B1 (ko) * 2002-10-31 2005-07-05 매그나칩 반도체 유한회사 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR100197538B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR930014785A (ko) 다층금속 배선구조의 콘택제조방법
KR980005543A (ko) 반도체 소자의 금속 배선 형성방법
KR960035802A (ko) 미세 패턴 형성방법 및 이를 이용한 금속 배선 형성방법
KR970051844A (ko) 반도체 장치의 얼라인 키 패턴 형성방법
KR970052386A (ko) 반도체 장치의 금속 배선 형성 방법
KR960014056B1 (ko) 감광막 패턴 형성방법
KR100351892B1 (ko) 다층 배선의 형성 방법
KR0172799B1 (ko) 반도체 소자의 미세패턴 형성방법
KR960006564B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR0122508B1 (ko) 미세콘택홀 형성방법
KR970003854A (ko) 다층 금속배선 형성방법
KR970053509A (ko) 반도체 소자의 다중 금속층 형성 방법
KR970067929A (ko) 반도체 소자의 금속층 형성방법
KR930024144A (ko) 반도체 소자의 다층배선 형성방법
KR970077457A (ko) 반도체소자 제조방법
KR980003891A (ko) 노광용 정렬 키 제조방법
KR970003466A (ko) 반도체소자의 콘택홀 형성방법
KR960026635A (ko) 금속배선 형성방법
KR940004836A (ko) 반도체소자의 콘택홀 형성방법
KR950021079A (ko) 반도체장치의 제조방법
KR950014970A (ko) 반도체 소자의 층간 절연막 평탄화 방법
KR970067646A (ko) 반도체 소자의 콘택홀 형성방법
KR19980082864A (ko) 반도체 장치의 금속배선층 형성방법
KR960026199A (ko) 반도체 소자의 콘택홀 형성방법
KR940007986A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee