KR950021079A - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR950021079A KR950021079A KR1019930028859A KR930028859A KR950021079A KR 950021079 A KR950021079 A KR 950021079A KR 1019930028859 A KR1019930028859 A KR 1019930028859A KR 930028859 A KR930028859 A KR 930028859A KR 950021079 A KR950021079 A KR 950021079A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- interlayer insulating
- photoresist
- intermediate layer
- insulating film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims abstract 5
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims abstract 13
- 239000011229 interlayer Substances 0.000 claims abstract 10
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 10
- 238000005530 etching Methods 0.000 claims abstract 7
- 239000000758 substrate Substances 0.000 claims abstract 7
- 230000002093 peripheral effect Effects 0.000 claims abstract 3
- 238000000206 photolithography Methods 0.000 claims abstract 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract 1
- 239000002184 metal Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체장치의 제조방법에 관한 것으로, 반도체장치와 고집적화에 따라 메인셀부와 주변부사이의 높은 단자로 인해 금속배선 콘택형성을 위한 사진식각 공정시의 난점을 해결하기 위해 소자형성부위와 주변부로 구분된 반도체기판의 소자 형성부위에 소자를 형성하는 공정과, 상기 반도체기판 전면에 충간절연막(4)을 형성하는 공정, 상기 층간절연막(4)상에 중간층(5)을 형성하여 기판의 전표면을 평탄화시키는 공정, 상기 중간층(5)상에 포토레지스트(5)를 도포하는 공정, 콘택형성용 마스크를 이용한 사진식각공정을 통해 상기 포토레지스트(5)를 패터닝하는 공정 및 상기 포토레지스트패턴(5)을 마스크로 이용하여 상기 중간층(6)과 층간절연막(4)을 식각하여 콘택홀을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체장치의 제조방법을 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래 반도체장치의 층간의 전기적 접속을 이한 콘택형성방법을 도시한 공정순서도.
제2도는 본 발명에 의한 반도체장치의 콘택홀 형성방법을 도시한 공정순서도.
Claims (5)
- 소자형성부위와 주변부로 구분된 반도체기판의 소자형성부위에 소자를 형성하는 공정과, 상기 반도체기판 전면에 층간절연막(4)을 형성하는 공정, 상기 층간 절연막(4)상에 중간층(5)을 형성하여 기판의 전표면을 평탄화시키는 공정, 상기 중간층(1)상에 포토레지스트(5)를 도포하는 공정, 콘택형성용 마스크를 이용한 사진식각공정을 통해 상기 포토레지스트(5)를 패터닝하는 공정 및 상기 포토레지스트패턴(5)을 마스크로 이용하여 상기 중간층(6)과 층간절연막(4)을 식각하여 콘택홀을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 중간층은 상기 층간절연막과 식각선택비가 동등한 물질로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 중간층은 비노광성 포토레지스트로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 포토레지스트(5)는 소자형성부위의 기판 표면으로부터 상기 층간절연막(4) 표면까지의 높이에 해당하는 두께로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 중간층과 층간절연막의 식각공정은 중간층과 층간절연막과의 식각선택비가 동등한 식각법을 이용하여 행하는 것을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR93028859A KR970007829B1 (en) | 1993-12-21 | 1993-12-21 | Fabricating method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR93028859A KR970007829B1 (en) | 1993-12-21 | 1993-12-21 | Fabricating method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950021079A true KR950021079A (ko) | 1995-07-26 |
KR970007829B1 KR970007829B1 (en) | 1997-05-17 |
Family
ID=19371949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR93028859A KR970007829B1 (en) | 1993-12-21 | 1993-12-21 | Fabricating method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970007829B1 (ko) |
-
1993
- 1993-12-21 KR KR93028859A patent/KR970007829B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970007829B1 (en) | 1997-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940022801A (ko) | 반도체소자의 콘택 형성방법 | |
KR970051945A (ko) | 반도체장치의 제조방법 | |
KR950021079A (ko) | 반도체장치의 제조방법 | |
KR980005543A (ko) | 반도체 소자의 금속 배선 형성방법 | |
KR930022473A (ko) | 다층배선 구조를 갖는 반도체 장치의 제조방법 | |
KR940001374A (ko) | 필라반대형상 평탄화를 이용한 다층배선의 반도체 장치의 제조방법 | |
KR960012363A (ko) | 반도체장치의 제조방법 | |
KR970030639A (ko) | 평탄화된 필드절연막을 갖는 반도체 장치 및 그 제조방법 | |
KR960019517A (ko) | 반도체 소자의 콘택 홀 제조방법 | |
KR970003854A (ko) | 다층 금속배선 형성방법 | |
KR940016629A (ko) | 삼층감광막 패턴 형성방법 | |
KR970052249A (ko) | 반도체소자의 콘택홀 제조방법 | |
KR960005791A (ko) | 반도체소자의 콘택홀 형성방법 | |
KR970053571A (ko) | 반도체 장치 및 그의 제조 방법 | |
KR970018177A (ko) | 반도체장치의 제조방법 | |
KR970052309A (ko) | 반도체 소자의 금속배선 제조방법 | |
KR960026635A (ko) | 금속배선 형성방법 | |
KR970052372A (ko) | 반도체 장치의 금속배선 형성방법 | |
KR960005957A (ko) | 다층배선 형성방법 | |
KR970003639A (ko) | 반도체 소자의 층간절연막 평탄화 방법 | |
KR970072081A (ko) | 반도체 장치의 배선구조 및 형성방법 | |
KR970023630A (ko) | 반도체 소자 제조방법 | |
KR970052841A (ko) | 반도체장치 제조방법 | |
KR980005466A (ko) | 반도체 장치의 금속배선 형성방법 | |
KR940010366A (ko) | 반도체 소자의 콘택홀 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |