KR960012363A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR960012363A
KR960012363A KR1019940023286A KR19940023286A KR960012363A KR 960012363 A KR960012363 A KR 960012363A KR 1019940023286 A KR1019940023286 A KR 1019940023286A KR 19940023286 A KR19940023286 A KR 19940023286A KR 960012363 A KR960012363 A KR 960012363A
Authority
KR
South Korea
Prior art keywords
photoresist
thickness
layer
semiconductor device
interlayer insulating
Prior art date
Application number
KR1019940023286A
Other languages
English (en)
Other versions
KR0135035B1 (ko
Inventor
김인기
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940023286A priority Critical patent/KR0135035B1/ko
Publication of KR960012363A publication Critical patent/KR960012363A/ko
Application granted granted Critical
Publication of KR0135035B1 publication Critical patent/KR0135035B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 평탄도가 우수하며 내습성이 강하고 문턱전압을 증가시킨 반도체장치의 제조방법을 제공하기 위한 것이다.
본 발명은 반도체장치 제조방법에 있어서, 가) 하부배선층을 형성하여 단차를 갖는 반도체기판 상에 하부배선층의 두께보다 두꺼운 층간절연막을 증착하고, 그 위에 소정의 두께를 갖도록 제1감광막을 도포하는 단계, 나) 소정의 지름을 갖는 더미도트마스크를 이용하여 노광하여 저단차부에는 더미도트마스크와 동일한 지름의 감광막 패턴이 형성되고, 고단차부에는 감광막이 패턴이 형성되지 않도록 하는 단계, 다) 제2 감광막을 도포하여 평탄화된 감광막층을 형성시키는 단계와, 라) 제1 및 제 2 감광막과 층간절연막간의 식각선택비가 1:1 이 되는 조건에서 에치백하여 평탄화하는 단계를 포함하는 반도체장치의 제조방법이다.

Description

반도체장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 기술이고,
제2도는 본 발명의 기술이다.
* 도면의 주요부분에 대한 부호의 설명
11,21 : 반도체기판 12,22 : 하부배선층
13,15,23 : 층간절연막 14 : 도포산화막
26,27 : 감광막 25 : 더미도트마스크

Claims (6)

  1. 반도체장치 제조방법에 있어서, 가) 하부배선층을 형성하여 단차를 갖는 반도체기판 상에 하부배선층의 두께보다 두꺼운 층간절연막을 증착하고, 그 위에 소정의 두께를 갖도록 제1감광막을 도포하는 단계, 나) 소정의 지름을 갖는 더미도트마스크를 이용하여 노광하여 저단차부는 더미도트마스크와 동일한 지름의 감광막 패턴이 형성되고, 고단차부에는 감광막이 패턴이 형성되지 않도록 하는 단계, 다) 제 2 감광막을 도포하여 평탄화된 감광막층을 형성시키는 단계와, 라) 제1 및 제2 감광막과 층간절연막간의 식각선택비가 1:1이 되는 조건에서 에치백하여 평탄화하는 단계를 포함하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 층간절연막은 하부배선층의 두께보다 1.2배 내지 1.5배의 두께로 증착하는 것이 특징인 반도체장치의 제조방법.
  3. 제1항에 있어서, 상기 제1감광막의 두께는 고단차부와 저단차부 사이의 단차의 0.5배 내지 1.5배 두께로 도포하는 것이 특징인 반도체장치의 제조방법.
  4. 제1항에 있어서, 상기 더미도트마스크의 지름은 제1감광막 두께의 0.5배 내지 1.0배로 하는 것이 특징인 반도체장치의 제조방법.
  5. 제1항에 있어서, 상기 나) 단계의 노광단계의 노광포커스는 저단차부에 맞추는 디포커스방법을 사용하는 것이 특징인 반도체장치의 제조방법.
  6. 제1항에 있어서, 상기 제2감광막은 더미도트마스크의 지름보다 두껍게 도포하는 것이 특징인 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940023286A 1994-09-15 1994-09-15 반도체장치의 제조방법 KR0135035B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940023286A KR0135035B1 (ko) 1994-09-15 1994-09-15 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940023286A KR0135035B1 (ko) 1994-09-15 1994-09-15 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR960012363A true KR960012363A (ko) 1996-04-20
KR0135035B1 KR0135035B1 (ko) 1998-04-20

Family

ID=19392801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940023286A KR0135035B1 (ko) 1994-09-15 1994-09-15 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR0135035B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054782A (ko) * 2001-12-26 2003-07-02 동부전자 주식회사 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR0135035B1 (ko) 1998-04-20

Similar Documents

Publication Publication Date Title
KR940022801A (ko) 반도체소자의 콘택 형성방법
KR960012363A (ko) 반도체장치의 제조방법
KR0161917B1 (ko) 반도체소자 제조방법
KR960019522A (ko) 반도체 소자의 플러그 형성방법
KR950003224B1 (ko) 다층배선 구조를 갖는 반도체 장치의 제조방법
KR0159012B1 (ko) 2층 감광막 패턴 형성방법
KR970052570A (ko) 반도체 장치의 평탄화방법
KR100252757B1 (ko) 금속패턴 형성방법
KR960002644A (ko) 반도체 소자의 층간 절연막 형성방법
KR960015729A (ko) 반도체소자의 금속배선 형성방법
KR930014802A (ko) 상, 하부 도전층 사이의 층간절연층 제조방법
KR100206896B1 (ko) 바이폴라 소자의 컨택형성 방법
KR950021079A (ko) 반도체장치의 제조방법
KR970003639A (ko) 반도체 소자의 층간절연막 평탄화 방법
JPS61180456A (ja) 半導体装置の製造方法
KR950001896A (ko) 배선층 스텝커버리지 특성 개선방법
KR970018177A (ko) 반도체장치의 제조방법
KR950025937A (ko) 반도체 소자의 패드 형성방법
KR940016629A (ko) 삼층감광막 패턴 형성방법
KR970052309A (ko) 반도체 소자의 금속배선 제조방법
KR980005486A (ko) 반도체 소자의 콘택홀 형성방법
KR960005791A (ko) 반도체소자의 콘택홀 형성방법
KR970053571A (ko) 반도체 장치 및 그의 제조 방법
KR980005826A (ko) 반도체 소자의 평탄화 방법
KR960019517A (ko) 반도체 소자의 콘택 홀 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee