KR100206896B1 - 바이폴라 소자의 컨택형성 방법 - Google Patents

바이폴라 소자의 컨택형성 방법 Download PDF

Info

Publication number
KR100206896B1
KR100206896B1 KR1019960007001A KR19960007001A KR100206896B1 KR 100206896 B1 KR100206896 B1 KR 100206896B1 KR 1019960007001 A KR1019960007001 A KR 1019960007001A KR 19960007001 A KR19960007001 A KR 19960007001A KR 100206896 B1 KR100206896 B1 KR 100206896B1
Authority
KR
South Korea
Prior art keywords
photoresist film
contact
photoresist
metal
film
Prior art date
Application number
KR1019960007001A
Other languages
English (en)
Other versions
KR970067639A (ko
Inventor
서유완
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960007001A priority Critical patent/KR100206896B1/ko
Publication of KR970067639A publication Critical patent/KR970067639A/ko
Application granted granted Critical
Publication of KR100206896B1 publication Critical patent/KR100206896B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Manufacture Of Switches (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 바이폴라 소자의 컨택형성 방법에 관한 것으로, 미세공정을 할 수 없고 메탈 스텝 커버리지가 나빠 저항이 증가하여 전류흐름을 방해하고 메탈배선이 끊어지기도 하는 문제를 갖는 종래의 문제를 해결하기 위하여, 베이스와 에미터가 형성된 실리콘기판에 산화막을 증착하고 제1감광막을 도포한 다음 노광하여 컨택형성 부분의 제1감광막을 제거하는 공정과, 이후 제1감광막을 경화시키는 공정과, 이후 제2감광막을 도포하고 노광시켜 컨택형성 부분의 제2감광막을 제거하는 공정과, 이후 감광막 및 산화막을 식각하는 공정과, 이후 제1, 제2감광막을 제거하는 공정과, 이후 메탈을 증착하여 메탈배선을 연결하여 컨택을 형성하는 공정으로 형성함으로써, 메탈의 스텝 커버리지가 개선되고 메탈의 끊어짐 현상을 방지할 수 있게 되어 미세공정 및 다층 배선구조 소자의 컨택을 형성할 수 있는 효과가 있다.

Description

바이폴라 소자의 컨택형성 방법
제1a도 내지 d도는 종래 습식식각에 의한 컨택형성 방법의 공정수순도.
제2a도 내지 d도는 종래 건식식각에 의한 컨택형성 방법의 공정수순도.
제3a도 내지 e도는 본 발명 바이폴라 소자의 컨택형성 방법의 공정수순도.
* 도면의 주요부분에 대한 부호의 설명
101 : 실리콘기판 102 : 베이스
103 : 에미터 104 : 산화막
105A, 105B : 감광막 106 : 메탈
본 발명은 바이폴라 소자의 컨택형성 방법에 관한 것으로, 특히 미세공정이나 다층 배선구조 소자의 컨택형성에 적당하도록 한 바이폴라 소자의 컨택형성에 방법에 관한 것이다.
제1도는 종래 습식식각에 의한 컨택형성 방법을 도시한 것으로, 우선 제1도의 (a)에 도시한 바와 같이, 베이스(2)와 에미터(3)가 형성된 실리콘기판(1)에 산화막(4)을 증착한 뒤 감광막(5)을 도포한다.
이후, 제1도의 (b)에 도시한 바와 같이, 자외선 및 마스크를 이용하여 컨택이 형성될 부분의 감광막(5)을 제거하고 화학용액(B.O.E)을 이용하여 습식식각한다.
이 때, 가로의 습식식각 비율 : 세로의 습식식각 비율은 1 : 1이다.
상기 공정 후, 제1도의 (a)에 도시한 바와 같이, 황산과수(H2SO4)를 이용하여 나머지 감광막(5)을 제거한다.
다음으로, 제1도의 (d)에 도시한 바와 같이, 메탈(7)을 증착하여 컨택형성을 완료한다.
그러나, 이와 같은 습식식각에 의한 컨택형성 방법은, 습식식각시 화학용액(B.O.E)에 의한 선택비가 1 : 1이므로 미세공정을 위한 정확한 컨택형성이 불가능해지는 문제를 갖는다.
한편, 제2도는 종래 건식식각에 의한 컨택형성 방법을 도시한 것인데, 우선 제2도의 (a)에 도시한 바와 같이, 베이스(12)와 에미터(13)가 형성된 실리콘기판(11)에 산화막(14)을 증착한 뒤 감광막(15)을 도포한다.
이후, 제2도의 (b)에 도시한 바와 같이, 자외선과 마스크를 이용하여 컨택이 형성될 부분의 감광막(15)을 제거하고 플라즈마에 의한 건식식각으로 컨택을 형성한다.
이 때, 가로의 건식식각 비율 : 세로의 건식식각 비율은 1 : 0이다.
상기 공정 후, 제2도의 (c)에 도시한 바와 같이, 황산과수(H2SO4)를 이용하여 나머지 감광막(15)을 제거한다.
다음으로, 제2도의 (d)에 도시한 바와 같이, 메탈(16)을 증착하여 컨택형성을 완료한다.
그러나, 이와 같은 건식식각에 의한 컨택형성 방법은, 플라즈마에 의한 건식식각으로 미세공정시 메탈의 스텝 커버리지(Metal Step Coverage 즉, M.S.C = 최소박막의 두께 ÷ 증착박막의 두께 × 100)가 저하되기 때문에 메탈배선의 저항성분이 증가하여 전류흐름을 방해할 뿐 아니라 심지어 메탈배선이 끊어지기도 하는 문제를 갖는다.
지금까지 설명한 바와 같이, 종래의 습식식각 및 건식식각에 의한 컨택형성 방법은 미세공정을 할 수 없는 문제와 메탈 스텝 커버리지가 나빠 저항이 증가하여 전류흐름을 방해하고 메탈배선이 끊어지기도 하는 문제를 갖는다.
본 발명은 상기와 같은 종래의 문제를 해결하기 위하여 창안한 것으로, 다중 코팅 및 다중 노출시간의 기술을 이용함으로써 미세공정이나 다층 배선구조의 소자의 컨택을 형성할 수 있도록 한 바이폴라 컨택형성 방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 이루기 위한 본 발명 바이폴라 컨택형성 방법은 제3도에 도시한 바와 같이, 베이스(102)와 에미터(103)가 형성된 실리콘기판(101)에 산화막(104)을 증착하고, 제1감광막(105A)을 도포한 다음 노광하여 컨택형성 부분의 제1감광막(105A)을 제거하는 공정과, 이 후 제1감광막(105A)을 경화시키는 공정과, 이후 제2감광막(105B)을 도포하고 노광시켜 컨택형성 부분의 제2감광막(105B)을 제거하는 공정과, 이후 감광막(105A,105B) 및 산화막(104)을 식각하는 공정과, 이후 제1, 제2감광막(105A,105B)을 제거하는 공정과, 이후 메탈(106)을 증착하여 메탈배선을 연결하는 공정으로 컨택이 형성되는 것으로, 이와 같이 이루어지는 본 발명에 대해 좀 더 상세히 설명하고자 한다.
먼저, 제3도의 (a)에 도시한 바와 같이, 베이스(102)와 에미터(103)가 형성된 실리콘기판(101)에 산화막(104)을 증착하고 컨택형성을 위한 제1감광막(105A)을 도포한다.
이 때, 제1감광막(105A)은 일반적으로 형성되는 감광막의 두께가 1200Å이라면, 그 두께의 1/2인 6000Å을 도포하여 약 10sec의 시간동안 적절히 노광시키고 현상하여 컨택형성 부분의 제1감광막(105A)을 제거한다.
다음으로, 제3도의 (b)에 도시한 바와 같이, 나머지 1/2의 제2감광막(105B)을 도포하고 좀더 긴 시간 즉, 약 20sec의 시간동안 노광시키고 현상하면 제3도의 (a)에서 형성된 컨택영역에 해당하는 제1감광막(105A)의 제거된 폭보다 두배 정도 넓은 폭을 갖는 제2감광막(105B)의 제거된 폭을 얻을 수 있다.
상기 다중의 감광막(105A,105B)의 도포에서 알 수 있듯이, 본 발명에서는 일반적으로 형성되는 단일층의 감광막과 동일한 최종 두께를 갖는 감광막을 2이상의 다층으로 형성하여 층별로 노광시간을 다르게 하여 콘택형성 영역을 정의한다.
이 때, 제2감광막(105B)으로 컨택을 형성하기 전에, 반드시 제1감광막(105A)을 특수 베이크 기술을 이용하여 완전히 경화시켜야만 제2감광막(105B)의 노광시에 영향을 받지 않게 되는데, 이 때의 베이크 온도는 150-200℃로 하고 베이크 시간은 15-20분으로 한다.
상기 공정 후, 제3도의 (c)에 도시한 바와 같이, 플라즈마를 이용한 건식식각을 하면 감광막(105A,105B)이 형성된 모양대로 식각이 된다.
이 후, 제3도의 (d) 및 (e)에 도시한 바와 같이, 감광막(105A,105B)을 제거하고 메탈(106)을 증착하여 배선을 형성함으로써 컨택형성을 완료한다.
이와 같이, 본 발명에 의해 완료된 컨택형성 방법을 이용함으로써, 미세한 조절로 이중 감광막의 도포뿐 아니라 다중 감광막의 도포를 할 수 있으므로 메탈의 스텝 커버리지가 개선되어 종래의 메탈의 스텝 커버리지 저하에 따른 저항성분의 증가로 전류의 흐름이 방해되는 것을 방지할 수 있고, 고집적화로 인한 디자인 룰 감소 및 다중 배선구조로 나타나는 심한 굴곡 때문에 발생하는 메탈배선의 끊어짐 현상을 방지할 수 있다.
상술한 바와 같이 본 발명 바이폴라 소자의 컨택형성 방법에 의하면, 메탈의 스텝 커버리지가 개선되고 메탈의 끊어짐 현상을 방지할 수 있게 되어 미세공정 및 다층 배선구조 소자의 컨택을 형성할 수 있는 효과가 있다.

Claims (5)

  1. 베이스와 에미터가 형성된 실리콘기판에 산화막을 증착하고 제1감광막을 도포한 다음 노광하여 컨택형성 부분의 제1감광막을 제거하는 공정과, 이후 제1감광막을 경화시키는 공정과, 이후 제2감광막을 도포하고 노광시켜 컨택형성 부분의 제2감광막을 제거하는 공정과, 이후 제1, 제2감광막 및 산화막을 식각하는 공정과, 이후 제1, 제2감광막을 제거하는 공정과, 이후 메탈을 증착하여 메탈배선을 연결하여 컨택을 형성하는 공정으로 형성되는 것을 특징으로 하는 바이폴라 소자의 컨택형성방법.
  2. 제1항에 있어서, 상기 제1, 제2감광막은 일반적으로 형성되는 단일층의 감광막과 동일한 최종 두께를 갖는 2이상의 다층으로 노광시간을 다르게 하여 형성하는 것을 특징으로 하는 바이폴라 소자의 컨택형성방법.
  3. 제1항에 있어서, 상기 제1감광막을 경화시키는 특수·베이크 기술은 150-200℃의 온도로 15-20분 동안 베이크하는 것을 특징으로 하는 바이폴라 소자의 컨택형성 방법.
  4. 제1항에 있어서, 상기 제1, 제2감광막 및 산화막의 식각은 플라즈마를 이용한 건식식각을 통해 이루어지는 것을 특징으로 하는 바이폴라 소자의 컨택형성방법.
  5. 제1항 또는 제2항에 있어서, 상기 제1감광막의 노광시간은 10sec로하고 제2감광막의 노광시간은 좀더 긴 20sec로 노광이 이루어지는 것을 특징으로 하는 바이폴라 소자의 컨택형성방법.
KR1019960007001A 1996-03-15 1996-03-15 바이폴라 소자의 컨택형성 방법 KR100206896B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960007001A KR100206896B1 (ko) 1996-03-15 1996-03-15 바이폴라 소자의 컨택형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960007001A KR100206896B1 (ko) 1996-03-15 1996-03-15 바이폴라 소자의 컨택형성 방법

Publications (2)

Publication Number Publication Date
KR970067639A KR970067639A (ko) 1997-10-13
KR100206896B1 true KR100206896B1 (ko) 1999-07-01

Family

ID=19453181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960007001A KR100206896B1 (ko) 1996-03-15 1996-03-15 바이폴라 소자의 컨택형성 방법

Country Status (1)

Country Link
KR (1) KR100206896B1 (ko)

Also Published As

Publication number Publication date
KR970067639A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
KR100376628B1 (ko) 집적회로내의전도성상호접속구조및전도성상호접속형성방법
EP0046525B1 (en) Planar multi-level metal-insulator structure comprising a substrate, a conductive interconnection pattern and a superposed conductive structure and a method to form such a structure
US3873361A (en) Method of depositing thin film utilizing a lift-off mask
CN109817531B (zh) 一种阵列基板及其制作方法
US4040891A (en) Etching process utilizing the same positive photoresist layer for two etching steps
JPS6350860B2 (ko)
US4447824A (en) Planar multi-level metal process with built-in etch stop
JPS63501186A (ja) ポリイミド絶縁層中に垂直接続部を形成する方法
US4328263A (en) Method of manufacturing semiconductor devices using lift-off technique
US4174562A (en) Process for forming metallic ground grid for integrated circuits
KR100206896B1 (ko) 바이폴라 소자의 컨택형성 방법
US5506173A (en) Process of fabricating a dielectric film for a semiconductor device
KR100197538B1 (ko) 반도체 소자의 금속 배선 형성방법
KR950003224B1 (ko) 다층배선 구조를 갖는 반도체 장치의 제조방법
KR0135035B1 (ko) 반도체장치의 제조방법
JP3109506B2 (ja) パターン形成方法
KR100333370B1 (ko) 반도체 소자의 제조 방법
KR960008559B1 (ko) 반도체 소자의 미세 콘택홀 형성방법
KR100252757B1 (ko) 금속패턴 형성방법
US7071101B1 (en) Sacrificial TiN arc layer for increased pad etch throughput
JP3309584B2 (ja) 半導体装置の製造方法
JPH06101464B2 (ja) 半導体装置の製造方法
KR960008561B1 (ko) 배선층 스텝커버리지 특성 개선방법
JPH0237707A (ja) 半導体装置の製造方法
JPS61180456A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050322

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee