KR960008561B1 - 배선층 스텝커버리지 특성 개선방법 - Google Patents
배선층 스텝커버리지 특성 개선방법 Download PDFInfo
- Publication number
- KR960008561B1 KR960008561B1 KR1019930010828A KR930010828A KR960008561B1 KR 960008561 B1 KR960008561 B1 KR 960008561B1 KR 1019930010828 A KR1019930010828 A KR 1019930010828A KR 930010828 A KR930010828 A KR 930010828A KR 960008561 B1 KR960008561 B1 KR 960008561B1
- Authority
- KR
- South Korea
- Prior art keywords
- wiring layer
- conductive layer
- layer
- pattern
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 3
- 239000002184 metal Substances 0.000 claims abstract description 3
- 239000004065 semiconductor Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000007796 conventional method Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제1도는 종래방법에 따른 콘택형성 공정 단면도.
제2도는 종래방법에 의한 배선층 상부의 산화막 평탄화 특성 단면도.
제3도는 본 발명의 일실시예에 따른 콘택형성 단면도.
제4도는 본 발명에 의한 배선층 상부의 산화막 평탄화 특성 단면도
* 도면의 주요 부분에 대한 부호의 설명
1 : 반도체 기판 2,10,11 : 산화막
3 : 감광막 4 : 마스크
5 : 자외선 6 : 노광된 부분
7,7 : 감광막 패턴 8,8' : 콘택 패턴
9,9' : 배선층
본 발명은 반도체 소자 제조공정중 소자간 접속을 위한 배선층 형성방법에 관한 것으로, 특히 스텝커버리지 특성이 우수한 배선층 형성을 위한 배선층 스켑커버리지 특성 개선방법에 관한 것이다.
종래의 배선층 형성방법을 도면 제1도를 통하여 살펴보면, 아래와 같다.
먼저, 제1a도는 반도체 기판(1)상에 산화막(2)을 형성하고 감광막(3)을 도포한 상태의 단면도이다.
제1b도는 상기 감광막(3) 상부에 마스크(4)를 얹은 다음 자외선(5)을 조사하는 상태의 단면도이다. 이때, 도면부호 6은 자외선에 노광된 부분을 나타낸다.
제1c도는 현상액에 의해 노광된 부분(6)은 용해되고 비노광부분은 수직한 모양의 감광막 패턴(7)으로 형성된 상태의 단면도이다.
제1d도는 상기 산화막(2)을 콘택 식각한 후 감광막을 제거하여 수직한 모양의 콘택 패턴(8)을 형성한 단면도이다.
제1e도는 전체구조 상부에 알루미늄을 중착하여 배선층(9)을 형성한 단면도이다.
상기와 같이 이루어지는 종래방법에서는 수직한 감광막 패턴으로 인해 콘택 식각후 콘택 패턴 역시 수직으로 형성되기 때문에 배선층의 스켑커버리지가 좋지 않게 되어 콘택 패턴의 상부 모서리 부위에서 배선층이 얇게 중착되거나, 심한 경우 끊어지게 되는 등 전기적 특성이 나빠지게 된다. 도면 제2도는 종래방법에 의해 형성된 배선층 상부에 산화막(10,11)을 형성한 후의 단면도로서, 배선층의 크기가 작은 경우 패턴의 종회비(sapect ratio)가 커져 산화막의 평탄화 특성이 좋지 않게 됨을 알 수 있다.
또한, 상기 수직패턴 형성에 의한 문제점을 개선하기 위하여 의도적으로 최적의 초점위치로부터 어느 정도 벗어난 촛점위치에서 노광시키면, 경사진 모양의 감광막 패턴을 형성시킬 수는 있으나, 촛점오차로 인해 패턴이 서로 붙게 되고, 재현성도 떨어지는 등의 문제점이 따랐다.
상기 문제점을 해결하기 위하여 안출된 본 발명은 스켑커버리지 특성이 우수한 배선층을 형성하기 위한 배선층 스텝커버리지 특성 개선방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 제1전도층과 제2전도층을 접속시키는 반도체 소자의 배선층 스텝커버리지 특성 개선방법에 있어서, 제1전도층 상에 절연막을 형성한 다음 감광막을 도포하고 소프트베이크한 후 노광시키는 제1단계, 마스크 패턴에 따라 상기 감광막을 노광시키는 제2단계, 상기 감광막을 현상한 다음 상기 절연막을 식각한 후 감광막을 제거하여 상기 제1전도층을 오픈시키는 제3단계 및, 전체 구조 상부에 금속막을 증착하여 제2전도층을 형성하는 제4단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상술한다.
도면 제3a도 내지 제3e도는 배선층 중 콘택형성 공정을 나타낸 단면도이다.
우선, 제3a도는 반도체 기판(1)상에 산화막(2)을 형성한 다음 감광막(3)을 도포하고 스프트베이크한 다음 감광막 표면에 자외선(5)을 조사한 상태의 단면도이다. 이때, 종래방법과는 달리 감광막 상부에 마스크를 씌우지 않아, 감광막(3) 표면을 모두 노광시킨다.
제3b도는 마스크(4)를 얹은 후 자외선(5)을 조사하는 상태의 단면도이다.
제3c도는 현상한 상태의 단면도로서, 노광된 부분(6)은 현상액에 용해되어 없어지고 노광되지 않은 부분은 남게 된다. 이때, 상기 제3A도의 공정단계에서 노광된 감광막 표면의 영향으로 경사진 감광막 패턴(7')으로 형성된다.
제3d도는 상기 산화막(2)을 콘택 식각한 후 감광막을 제거하여 경사진 콘택 패턴(8')을 형성한 단면도이다.
제3e도는 전체구조 상부에 알루미늄을 증착하여 배선층(9)을 형성한 단면도이다. 도시된 바와 같이 경사진 콘택 패턴으로 인해 증착된 알루미늄 등의 배선층은 스텝커버리지가 향상된다.
이어서, 제4도는 본 발명에 따라 배선층을 형성한 다음 산화막을 형성한 단면도이다. 다층배선공정(multi-layer metallization process)에서 제1배선층의 패턴을 경사지게 함으로써 그 위에 형성되는 산화막(10,11)의 평탄화 특성을 향상시킴을 알 수 있다. 제1배선층의 패턴 크기가 작은 배선층 공정에서는 패턴의 종횡비가 커져 산화막의 평탄화 특성이 좋지 않게 되는데, 제1배선층 위의 산화막이 평탄화 되지 않으면 후속되는 사진식각(photolithography) 공정에서 초점여유도 등의 공정마진 부족으로 인해 제2배선층의 패턴형성이 어럽게 된다.
상기와 같이 이류어지는 본 발명은 경사진 콘택 패턴으로 인해 배선층의 스텝커버리지가 개선됨으로써 콘택저항 감소 드의 전기적 특성이 좋아지게 된다.
또한 다층배선 공정중 제1배선중 위에 증착되는 산화막의 평탄화 특성을 향상시키는 효과를 부가적으로 얻을 수 있다.
Claims (2)
- 제1전도층(1)과 제2전도층(9)을 접속시키는 반도체 소자의 배선층 스켑커버리지 특성 개선방법에 있어서, 제1전도층(1)상에 절연막(2)을 형성한 다음 감광막(3)을 도포하고 스프트 베이크한 후 노광(5)시키는 제1단계, 마스크(4) 패턴에 따랄 상기 감광막(3)을 노광(5)시키는 제2단계, 상기 감광막(3)을 현상한 다음 상기 절연막(2)을 식각한 후 감광막을 제거하여 상기 제1전도층(1)을 오픈시키는 제3단계 및, 전체 구조 상부에 금속막을 증착하여 제2전도층(9)을 형성하는 제4단계를 포함하여 이루어지는 것을 특징으로 하는 배선층 스텝커버리지 특성 개선방법.
- 제1항에 있어서, 상기 제1전도층(1)이 실리콘기판인 것을 특징으로 하는 배선층 스켑커버리지 특성 개선방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930010828A KR960008561B1 (ko) | 1993-06-14 | 1993-06-14 | 배선층 스텝커버리지 특성 개선방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930010828A KR960008561B1 (ko) | 1993-06-14 | 1993-06-14 | 배선층 스텝커버리지 특성 개선방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950001896A KR950001896A (ko) | 1995-01-04 |
KR960008561B1 true KR960008561B1 (ko) | 1996-06-28 |
Family
ID=19357384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930010828A KR960008561B1 (ko) | 1993-06-14 | 1993-06-14 | 배선층 스텝커버리지 특성 개선방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960008561B1 (ko) |
-
1993
- 1993-06-14 KR KR1019930010828A patent/KR960008561B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950001896A (ko) | 1995-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06204347A (ja) | コンタクトホールを形成する方法 | |
US4174562A (en) | Process for forming metallic ground grid for integrated circuits | |
KR960008561B1 (ko) | 배선층 스텝커버리지 특성 개선방법 | |
JPH0750694B2 (ja) | 導電層形成方法 | |
JP4023236B2 (ja) | 金属配線の形成方法 | |
KR0121106B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100197538B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
US4261096A (en) | Process for forming metallic ground grid for integrated circuits | |
KR100235961B1 (ko) | 금속배선마스크 및 반도체소자의 금속배선 형성방법 | |
KR0124487B1 (ko) | 고집적 반도체소자의 미세 콘택 형성방법 | |
KR0182176B1 (ko) | 반도체 소자의 접촉부 제조 공정 | |
KR0135035B1 (ko) | 반도체장치의 제조방법 | |
KR100473161B1 (ko) | 반도체소자의금속배선형성방법 | |
KR100368979B1 (ko) | 반도체소자의다층금속배선형성방법 | |
KR0166488B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
KR100365746B1 (ko) | 콘택저항개선을위한반도체소자제조방법 | |
KR0144019B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100232224B1 (ko) | 반도체소자의 배선 형성방법 | |
US20010023132A1 (en) | Method for controlling critical dimension of contact opening | |
JPH07221198A (ja) | キャパシタの下層電極形成方法 | |
KR100206896B1 (ko) | 바이폴라 소자의 컨택형성 방법 | |
KR100546129B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
KR20030002942A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100372657B1 (ko) | 반도체소자의콘택형성방법 | |
KR910001193B1 (ko) | 반도체 장치의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050523 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |