KR100368979B1 - 반도체소자의다층금속배선형성방법 - Google Patents

반도체소자의다층금속배선형성방법 Download PDF

Info

Publication number
KR100368979B1
KR100368979B1 KR1019950017714A KR19950017714A KR100368979B1 KR 100368979 B1 KR100368979 B1 KR 100368979B1 KR 1019950017714 A KR1019950017714 A KR 1019950017714A KR 19950017714 A KR19950017714 A KR 19950017714A KR 100368979 B1 KR100368979 B1 KR 100368979B1
Authority
KR
South Korea
Prior art keywords
metal wiring
contact
forming
photoresist pattern
film
Prior art date
Application number
KR1019950017714A
Other languages
English (en)
Other versions
KR970003850A (ko
Inventor
최병일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950017714A priority Critical patent/KR100368979B1/ko
Publication of KR970003850A publication Critical patent/KR970003850A/ko
Application granted granted Critical
Publication of KR100368979B1 publication Critical patent/KR100368979B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 다층 금속 배선 형성방법을 개시한다. 개시한 방법은 반도체 기판 상에 하층 금속배선을 형성하는 단계; 상기 하층 금속 배선 상에 콘택을 형성할 부분에서의 하층 금속 배선 부분을 노출시키는 홀을 구비한 감광막 패턴을 형성하는 단계; 상기 홀을 구비한 감광막 패턴을 고온에서 베어킹하여 경화시키는 단계; 상기 홀을 포함한 감광막 패턴 상에 금속막을 형성하여 상기 홀을 매립시키는 단계; 상기 홀의 주변부에 형성된 금속막 부분을 제거하여 콘택을 형성하는 단계; 상기 감광막 패턴을 제거하여 하층 금속 배선을 노출시키는 단계; 상기 콘택 및 하층 금속 배선의 전면 상에 층간절연막을 형성한 후, 상기 콘택의 상부 표면이 노출되도록 상기 층간절연막의 상부 부분을 제거하는 단계; 및 상기 층간절연막 및 콘택 상에 상층 금속 배선을 형성하는 단계를 포함한다. 개시된 방법에 의하면, 금속 배선들간의 전기적 접촉 저항을 감소시킬 수 있고, 층간절연막의 평탄화가 이루어지므로 소자의 신뢰도가 향상되고, 공정이 단순하므로 소자의 제조 수율이 향상된다.

Description

반도체 소자의 다층 금속 배선 형성방법
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 더욱 상세하게는, 반도체 소자의 다층 금속 배선 형성방법에 관한 것이다.
일반적으로 콘택(contact)이라 함은 금속 배선과 금속 배선끼리, 또는, 금속배선과 반도체 전극을 전기적으로 연결함을 의미하며, 통상, 절연층 또는 하지층에 콘택홀을 형성한 후, 상기 콘택홀 내에 금속 또는 폴리실리콘을 매립시켜 콘택을 형성한다.
상기 콘택을 형성하는 종래의 방법이 첨부된 도면 제 1 도 (가) 내지 (라)에 공정 순서적으로 도시되어 있는 바, 이를 설명하면 다음과 같다.
우선, 제 1 도 (가)에 도시된 바와 같이, 반도체 기판(10) 상에 하층 금속 배선(11)을 형성한 후, 그 위에 층간절연막(12)을 형성한다. 그런다음, 상기 층간절연막(12) 상에 감광막을 도포하고, 마스크(14)를 이용한 노광 공정 및 노광된 감광막에 대한 현상 공정을 차례로 수행하여 소정의 감광막 패턴(13)을 형성한다.
다음으로, 제 1 도 (나)에 도시된 바와 같이, 감광막 패턴의 형태로 층간절연막(12)을 식각하여 콘택홀(15)물 형성하고, 그런다음, 식각 마스크로 이용된 상기 감광막 패턴을 제거한다.
이어서, 제 1 도 (다)에 도시된 바와 같이, 콘택홀(15)의 내부 및 주변부 전면상에 금속막(16)을 형성하여 상기 콘택홀을 매립한다.
그런다음, 제 1 도 (라)에 도시된 바와 같이, 상기 금속막에 대한 에치백을 실시하여 콘택(17)을 형성한다.
그리고나서, 제 1 도 (마)에 도시된 바와 같이, 상기 콘택(17) 및 층간절연막상에 상층 금속 배선(18)을 형성함으로써 다층 금속 배선의 형성을 완성한다.
그러나, 상기의 종래 방법은 콘택홀 형성을 위한 식각 공정이 수행되는 것과 관련해서 공정이 복잡하고, 또한, 층간절연막에 콘택홀을 형성하는 과정에서 상기 콘택홀내의 불순물 생성 가능성이 높기 때문에 접촉 저항이 증가되는 단점이 있다.
따라서, 본 발명은 상기의 단점을 해소하기 위하여 안출된 것으로, 공정이 단순하고, 접촉 저항을 감소시킬 수 있는 반도체 소자의 다층 금속 배선 형성방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위하여, 본 발명은 반도체 기판 상에 하층 금속배선을 형성하는 단계; 상기 하층 금속 배선 상에 콘택을 형성할 부분에서의 하층 금속 배선 부분을 노출시키는 홀을 구비한 감광막 패턴을 형성하는 단계; 상기 홀을 구비한 감광막 패턴을 고온에서 베이킹하여 경화시키는 단계 상기 홀을 포함한 감광박패턴 상에 금속막을 형성하여 상기 홀을 매립시키는 단계; 상기 홀의 주변부에 형성된 금속막 부분을 제거하여 콘택을 형성하는 단계; 상기 감광막 패턴을 제거하여 하층 금속 배선을 노출시키는 단계, 상기 콘택 및 하층 금속 배선의 전면 상에 층간절연막을 형성한 후, 상기 콘택의 상부 표면이 노출되도록 상기 층간절연막의 상부 부분을 제거하는 단계; 및 상기 층간절연막 및 콘택 상에 상층 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 다층 금속 배선 형성방법을 제안한다.
여기서, 상기 감광막 패턴의 베이킹 온도는 200℃ 이상인 것이 바람직하다.
또한, 상기 홀 주변부에 형성된 금속막 부분의 제거는 에치백 또는 화학적 기계적 연마(chemical mechanical polishing)로 수행하는 것이 바람직하며, 상기 층간절연막의 상부 부분의 제거는 화학적 기계적 연마로 수행하는 것이 바람직하다.
본 발명에 의하면, 콘택을 하층 금속 배선에 직접 형성시키면서 그 상부 표면을 물리적으로 완전히 노출시킨 후에 상층 금속 배선과 접촉시키기 때문에 전기적 접촉 저항을 감소시킬 수 있다. 또한, 콘택홀을 형성하기 위해 절연막을 선택적으로 식각할 필요가 없기 때문에 공정을 단순화시킬 수 있다. 게다가. 콘택을 노출시키기 위해서 층간절연막의 상부를 연마하기 때문에 상기 층간절연막의 평탄화가 이루어져서 소자의 신뢰도를 향상시킬 수 있다.
(실시예)
이하, 본 발명의 실시예를 첨부 도면을 참고로하여 상세히 설명하기로 한다.
[실시예1]
제 2 도 (가) 내지 (마)는 본 실시예1에 관련되는 반도체 소자의 다층 금속 배선 형성방법을 공정 순서적으로 도시한 반도체 소자의 요부 단면도이다.
우선, 제 2 도 (가)에 도시된 바와 같이, 반도체 기판(10) 상에 공지의 공정에 따라 하층 금속 배선(11)을 형성한다. 그런다음, 상기 하층 금속 배선(11) 상에 감광막을 도포한 상태에서, 콘택을 형성할 감광막 부분만을 노출시키는 마스크(14)를 이용한 노광 공정을 수행하고, 연이어, 노광된 감광막에 대한 현상 공정을 수행하여 콘택이 형성될 부분에서의 하층 금속 배선 부분을 노출시키는 홀(hole : 19)을 구비한 감광막 패턴(13)을 형성한다. 이어서, 상기 감광막 패턴(13)을 바람직하게 200℃ 이상의 고온에서 베이킹시켜 경화시킨다.
다음으로, 제 2 도 (나)에 도시된 바와 같이, 하층 금속 배선(11)을 노출시키는 홀(19)을 포함한 감광막 패턴(13)의 전면 상에 콘택 형성을 위한 금속막(16)을 형성하고, 이를 통해, 상기 홀(19)을 금속막(16)으로 매립시킨다.
그 다음, 제 2 도 (다)에 도시된 바와 같이, 감광막 패턴의 표면이 노출되도록 금속막(16)의 상부 부분을 에치백(Etch-back) 또는 화학적 기계적 연마 (Chemical Mechanical Polishing) 방법으로 제거하여 콘택(17)을 형성하고, 이어, 상기 감광막 패턴을 제거하여 하층 금속 배선(11)을 노출시킨다.
계속해서, 제 2 도 (라)에 도시된 바와 같이, 콘택(17) 및 하층 금속 배선(11)상에 두껍게 층간절연막(12)을 형성하고, 그런다음, 상기 콘택(17)의 상부 표면이 노출되도록 상기 층간절연막(12)의 상부 부분을 바람직하게 화학적 기계직 연마 방법으로 제거한다.
그리고나서, 제 2 도 (마)에 도시된 바와 같이, 층간절연막(12) 및 콘택(17)상에 상층 금속 배선(18)을 형성하여 본 발명에 따른 다층 금속 배선 형성을 달성한다.
[실시예2]
제 3 도 (가) 내지 (라)는 본 발명의 실시예2에 관련되는 다층 금속 배선 형성방법을 공정 순서적으로 도시한 반도체 소자의 요부 단면도이다.
우선, 제 3 도 (가)에 도시된 바와 같이, 반도체 기판(10) 상에 하층 금속 배선(11)을 형성하고, 그 상부에 콘택 형성을 위한 금속막(16)을 형성한다. 그런다음, 상기 금속막(16) 상에 감광막을 도포한 후, 마스크(14)를 이용한 노광 공정 및현상 공정을 차례로 수행하여 콘택을 형성할 금속막 부분 상에 감광막 패턴(13A)을형성한다. 이어서 상기 감광막 패턴(13A)을 하드 베이킹한다.
다음으로, 제 3 도 (나)에 도시된 바와 같이, 감광막 패턴을 식각 장벽으로 이용하여 금속막을 이방성 건식 식각하고, 이를 통해, 콘택(17)을 형성한다. 그런다음, 식각 장벽으로 이용된 감광막 패턴을 제거한다.
그 다음, 제 3 도 (다)에 도시된 바와 같이, 콘택(17) 및 하층 금속 배선 (11)상에 두껍게 층간절면막(12)을 형성하고, 상기 콘택(17)이 노출되도록 상기 층간절연막(12)의 상부 부분을 바람직하게 화학적 기계적 연마 방법으로 제거하면서 상기 층간절연막(12)을 평탄화시킨다.
그리고나서, 제 3 도 (라)에 도시된 바와 같이, 콘택(17) 및 층간절연막(12)상에 상층 금속 배선(18)을 형성한다.
전술한 바와 같은 본 발명의 실시예에 따르면, 콘택을 콘택홀 내에 금속막을 매립시켜 형성하는 것이 아니라 하층 금속 배선 상에 직접 형성하기 때문에, 콘택홀 형성시의 불순물 생성에 기인하는 접촉 저항의 증가를 방지할 수 있다. 또한, 층간절연막에 콘택홀을 형성할 필요가 없으므로 그에 따른 식각 공정을 생략할 수 있으며, 그래서, 공정 단순화를 얻을 수 있다. 게다가, 콘택을 노출시키는 과정에서 화학적 기계적 연마를 이용하여 층간절연막의 상부를 연마하기 때문에 상기 층간절연막의 평탄화가 부수적으로 얻어지는 바, 소자의 신뢰성도 향상시킬 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할수 있다.
제 1 도 (가) 내지 (마)는 종래 기술에 따른 다층 금속 배선 형성방법을 공정 순서적으로 도시하는 도면
제 2 도 (가) 내지 (마)는 본 발명의 실시예1에 관련되는 다층 금속 배선 형성방법을 공정 순서적으로 도시한 반도제 소자의 요부 단면도
제 3 도 (가) 내지 (라)는 본 발명의 실시예2에 관련되는 다층 금속 배선 형성방법을 공정 순서적으로 도시한 반도제 소자의 요부 단면도
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 반도체 기판 11 : 하층 금속 배선
12 : 층간 절연막 13, 13A : 감광막 패턴
14 : 마스크 15 : 콘택홀
16 : 콘택 형성용 금속막 17 : 콘택
18 : 상층 금속 배선 19 : 홀

Claims (4)

  1. 반도체 기판 상에 하층 금속배선을 형성하는 단계;
    상기 하층 금속 배선 상에 콘택을 형성할 부분에서의 하층 금속 배선 부분을 노출시키는 홀을 구비한 감광막 패턴을 형성하는 단계;
    상기 홀을 구비한 감광막 패턴을 고온에서 베이킹하여 경화시키는 단계;
    상기 홀을 포함한 감광막 패턴 상에 금속막을 형성하여 상기 홀을 매립시키는 단계;
    상기 홀의 주변부에 형성된 금속막 부분을 제거하여 콘택을 형성하는 단계;
    상기 감광막 패턴을 제거하여 하층 금속 배선을 노출시키는 단계;
    상기 콘택 및 하층 금속 배선의 전면 상에 층간절연막을 형성한 후, 상기 콘택의 상부 표면이 노출되도록 상기 층간절연막의 상부 부분을 제거하는 단계; 및
    상기 층간절연막 및 콘택 상에 상층 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성방법.
  2. 제 1 항에 있어서, 상기 감광막 패턴의 베이킹 온도는 200℃ 이상인 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성방법.
  3. 제 1 항에 있어서, 상기 홀의 주변부에 형성된 금속막 부분의 제거는 에치백 또는 화학적 기계적 연마로 수행하는 것을 특징으로 하는 반도체 소자의 다층 금속배선 형성방법.
  4. 제 1 항에 있어서, 상기 층간절연막의 상부 부분의 제거는 화학적 기계적 연마로 수행하는 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성방법.
KR1019950017714A 1995-06-28 1995-06-28 반도체소자의다층금속배선형성방법 KR100368979B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950017714A KR100368979B1 (ko) 1995-06-28 1995-06-28 반도체소자의다층금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017714A KR100368979B1 (ko) 1995-06-28 1995-06-28 반도체소자의다층금속배선형성방법

Publications (2)

Publication Number Publication Date
KR970003850A KR970003850A (ko) 1997-01-29
KR100368979B1 true KR100368979B1 (ko) 2003-03-26

Family

ID=37416342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017714A KR100368979B1 (ko) 1995-06-28 1995-06-28 반도체소자의다층금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100368979B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228278B1 (ko) * 1996-11-27 1999-11-01 윤종용 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
KR970003850A (ko) 1997-01-29

Similar Documents

Publication Publication Date Title
KR100208442B1 (ko) 반도체 소자의 비아홀 형성방법
KR100368979B1 (ko) 반도체소자의다층금속배선형성방법
KR100363642B1 (ko) 반도체 소자의 접촉부 형성 방법
JPH11330077A (ja) デュアル・ダマスク技術
TWI276203B (en) Process for fabricating a semiconductor device
KR100460064B1 (ko) 반도체 소자의 금속배선 형성방법
KR100226258B1 (ko) 다층 금속 배선 형성 방법
KR100591175B1 (ko) 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법
KR100221583B1 (ko) 반도체 소자의 금속 층간 절연막 형성 방법
KR101068142B1 (ko) 반도체소자의 콘택플러그 형성방법
KR0172733B1 (ko) 다층의 금속층을 포함하는 반도체 소자 제조 방법
KR100422912B1 (ko) 반도체 소자의 접촉부 및 그 형성 방법
KR100424190B1 (ko) 반도체소자의금속배선형성방법
KR100395907B1 (ko) 반도체소자의 배선 형성방법
KR100249389B1 (ko) 비아 홀의 형성 방법
KR20030049571A (ko) 듀얼-다마신 공정을 이용한 반도체 소자의 금속배선형성방법
KR20000043099A (ko) 반도체 소자의 도전층 배선 형성 방법
KR960014459B1 (ko) 다층배선 형성방법
KR100356788B1 (ko) 반도체 소자의 다층 금속배선 형성방법
KR20000015122A (ko) 반도체 소자의 바이어 컨택 형성 방법
KR100414951B1 (ko) 반도체소자의플러그형성방법
JPH0758204A (ja) 半導体装置の製造方法
KR20010056822A (ko) 반도체장치의 배선 및 배선연결부와 그 제조방법
KR20030054782A (ko) 반도체 소자의 금속 배선 형성 방법
KR20010088091A (ko) 반도체 장치의 평탄화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051223

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee