KR970003850A - 반도체 소자의 다층 금속 배선 형성방법 - Google Patents

반도체 소자의 다층 금속 배선 형성방법 Download PDF

Info

Publication number
KR970003850A
KR970003850A KR1019950017714A KR19950017714A KR970003850A KR 970003850 A KR970003850 A KR 970003850A KR 1019950017714 A KR1019950017714 A KR 1019950017714A KR 19950017714 A KR19950017714 A KR 19950017714A KR 970003850 A KR970003850 A KR 970003850A
Authority
KR
South Korea
Prior art keywords
contact
forming
film
metal wiring
interlayer insulating
Prior art date
Application number
KR1019950017714A
Other languages
English (en)
Other versions
KR100368979B1 (ko
Inventor
최병일
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950017714A priority Critical patent/KR100368979B1/ko
Publication of KR970003850A publication Critical patent/KR970003850A/ko
Application granted granted Critical
Publication of KR100368979B1 publication Critical patent/KR100368979B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 다층 금속 배선 형성방법을 개시한다. 개시한 방법은 반도체 기판상에 하층 금속배선을 형성하는 단계; 상기의 하층 금속 배선상에 감광막을 도포하고, 콘택을 형성할 부분에서의 하층 금속배선 부분이 노출되도록 노광 및 현상하여 홀이 형성된 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 고온에서 베이킹 시켜서 경화시키는 단계; 상기 감광막 패턴에 형성된 홀의 내부 및 주변부 전면에 금속막을 형성시켜서, 상기 감광막 패턴에 의해 노출된 부위를 매립시키는 단계; 상기 홀의 주면부에 형성된 금속막부분을 감광막 패턴의 표면이 노출될 정도까지 제거하여 콘택을 형성하는 단계; 상기 감광막 패턴을 제거하여 하층 금속 배선을 노출시키는 단계; 상기의 콘택 및 하층 금속 배선의 전면에 층간 절연막을 형성한 후, 콘택의 상부 표면이 노출되도록 층간 절연막의 상부 부분을 제거하는 단계; 및 상기의 층간 절연막 및 콘택부 상부에 상층 금속 배선을 형성하는 단계를 포함한다. 개시된 방법에 의하면, 반도체 소자의 금속 배선들간의 전기적 접촉 저항을 감소시킬 수 있고, 층간 절연막의 평탄화가 이루어지므로 소자의 신뢰도가 향상되고, 공정이 단순하므로 소자의 제조 수율이 향상된다.

Description

반도체 소자의 다층 금속 배선 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (가) 내지 (마)는 본 발명의 실시예1에 관련되는 다층 금속 배선 형성방법을 공정 순서적으로 도시하는 반도체 소자의 요부 단면도.

Claims (8)

  1. (가) 반도체 기판상에 하층 금속 배선을 형성하는 단계; (나) 상기의 하층 금속 배선상에 감광막을 도포하고, 콘택을 형성할 부분에서 하층 금속 배선 부분이 노출되도록 노광 및 현상하여 홀(hole)이 형성된 감광막 패턴을 형성하는 단계; (다) 홀이 형성된 감광막 패턴을 고온에서 베이킹시켜서 경화시키는 단계; (라) 상기 감광막 패턴에 형성된 홀의 내부 및 주변부 전면에 금속막을 형성시켜서, 상기 홀을 상기 금속막으로 매립시키는 단계; (마) 상기 홀의 주변부에 형성된 금속막 부분을 감광막 패턴의 표면이 노출될 정도까지 제거하여 콘택을 형성하는 단계; (바) 상기 감광막 패턴을 제거하여 하층 금속 배선을 노출시키는 단계; (사) 상기의 콘택 및 하층 금속 배선의 전면에 층간 절연막을 형성한 후, 콘택의 상부 표면이 노출되도록 층간 절연막의 상부 부분을 제거하는 단계; 및 (아) 상기의 층간 절연막 및 콘택 영역의 상부에 상층 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성방법.
  2. 제1항에 있어서, 단계(다)에서, 감광막 패턴의 베이킹 온도는 200℃이상인 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성방법.
  3. 제1항에 있어서, 단계(마)에서 감광막 패턴의 제거는 에치백 또는 화학적 기계적 연마방법에 의해 수행되는 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성방법.
  4. 제1항에 있어서, 단계(사)에서, 층간 절연막의 상부 부분의 제거는 화학적 기계적 연마방법에 의해 수행되는 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성방법.
  5. (가) 반도체 기판상에 하층 금속 배선을 형성하는 단계; (나) 상기의 하층 금속 배선상에 콘택을 형성할 금속막을 형성하는 단계; (다) 상기의 금속막상에 감광막을 도포하고, 콘택을 형성할 금속막의 부위에만 감광막이 남도록 노광 및 현상하여 소정의 감광막 패턴을 형성하는 단계; (라) 상기의 감광막 패턴에 따라 상기 금속막을 선택적으로 식각을 실시하여 하층 금속 배선상에 콘택을 형성하는 단계; (마) 상기 감광막 패턴을 제거하는 단계; (바) 상기 콘택 및 하층 금속 배선의 상부 전면에 콘택의 높이보다 더 높게 층간 절연막을 형성한 후, 콘택의 상부 표면이 노출되도록 층간 절연막의 상부 부분을 제거하는 단계; 및 (사) 상기 콘택의 노출된 상부 표면 및 층간 절연막의 상부에 상층 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성방법.
  6. 제5항에 있어서, 단계(라)에서, 금속막의 선택적인 식각에 앞서서 감광막 패턴을 하드 베이킹시킨 후, 식각을 실시하는 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성방법.
  7. 제5항에 있어서, 단계(라)에서, 콘택을 형성하는 것은 건식 식각을 이용한 이방성 식각에 의해 실시되는 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성방법.
  8. 제5항에 있어서, 단계(바)에서, 층간 절연막의 상부 부분을 제거하는 것은 화학적 기계적 연마방법에 의해 실시되는 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950017714A 1995-06-28 1995-06-28 반도체소자의다층금속배선형성방법 KR100368979B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950017714A KR100368979B1 (ko) 1995-06-28 1995-06-28 반도체소자의다층금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017714A KR100368979B1 (ko) 1995-06-28 1995-06-28 반도체소자의다층금속배선형성방법

Publications (2)

Publication Number Publication Date
KR970003850A true KR970003850A (ko) 1997-01-29
KR100368979B1 KR100368979B1 (ko) 2003-03-26

Family

ID=37416342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017714A KR100368979B1 (ko) 1995-06-28 1995-06-28 반도체소자의다층금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100368979B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228278B1 (ko) * 1996-11-27 1999-11-01 윤종용 반도체 장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228278B1 (ko) * 1996-11-27 1999-11-01 윤종용 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
KR100368979B1 (ko) 2003-03-26

Similar Documents

Publication Publication Date Title
KR930014785A (ko) 다층금속 배선구조의 콘택제조방법
KR970003850A (ko) 반도체 소자의 다층 금속 배선 형성방법
KR0124638B1 (ko) 반도체장치의 다층배선 형성방법
JP3226488B2 (ja) 半導体装置の製造方法
KR100591155B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100499399B1 (ko) 스택형 비아콘택의 제조방법
KR100571388B1 (ko) 열경화성 포토레지스트막을 이용한 반도체 소자의 컨택플러그 형성 방법
KR910000277B1 (ko) 반도체 장치의 제조방법
KR100390941B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR970003633A (ko) 반도체 소자의 금속 층간 절연막 형성방법
KR100351892B1 (ko) 다층 배선의 형성 방법
KR100349365B1 (ko) 반도체 소자의 금속배선 형성방법
KR100307488B1 (ko) 반도체디바이스의콘택홀형성방법
KR100372657B1 (ko) 반도체소자의콘택형성방법
KR100224778B1 (ko) 반도체 소자의 제조방법
KR950021118A (ko) 반도체 소자의 금속배선 형성방법
KR0151224B1 (ko) 반도체 소자의 전도층간 연결방법
KR910003761A (ko) 반도체 소자의 다층금속배선 공정방법
KR19980054458A (ko) 반도체 소자의 금속 배선 형성방법
KR19990079521A (ko) 반도체소자의 배선형성방법
KR20060002405A (ko) 반도체 소자의 금속 배선의 층간 연결 구조 및 그 제조 방법
KR19990069749A (ko) 반도체 소자의 제조 방법
KR20040009746A (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR970077457A (ko) 반도체소자 제조방법
KR960002759A (ko) 반도체 소자의 다중 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051223

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee