KR19990069749A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR19990069749A
KR19990069749A KR1019980004194A KR19980004194A KR19990069749A KR 19990069749 A KR19990069749 A KR 19990069749A KR 1019980004194 A KR1019980004194 A KR 1019980004194A KR 19980004194 A KR19980004194 A KR 19980004194A KR 19990069749 A KR19990069749 A KR 19990069749A
Authority
KR
South Korea
Prior art keywords
photoresist layer
semiconductor device
passivation
layer
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019980004194A
Other languages
English (en)
Other versions
KR100282417B1 (ko
Inventor
이상용
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019980004194A priority Critical patent/KR100282417B1/ko
Publication of KR19990069749A publication Critical patent/KR19990069749A/ko
Application granted granted Critical
Publication of KR100282417B1 publication Critical patent/KR100282417B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 저온과 고온 두 번의 애슁 공정으로 감광막을 제거하여 감광막의 잔존층을 제거하므로 소자의 신뢰성을 향상시키기 위한 반도체 소자의 제조 방법에 관한 것이다.
본 발명의 반도체 소자의 제조 방법은 홀을 갖는 패시베이션층을 포함한 기판을 마련하는 단계, 상기 패시베이션층상에 감광막을 형성하는 단계, 상기 감광막을 마스크로 상기 패시베이션층을 선택적으로 식각하는 단계, 상기 홀 내부의 감광막을 용출시키기 위하여 상기 감광막을 저온에서 제 1 애슁하는 단계와, 상기 용출된 감광막을 고온의 제 2 애슁 및 하드닝 공정으로 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.

Description

반도체 소자의 제조 방법
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 소자의 신뢰성을 향상시키는 반도체 소자의 제조 방법에 관한 것이다.
종래의 반도체 소자의 제조 방법은 도 1a에서와 같이, 반도체 기판(11)상에 다수 개의 배선(12)을 형성한다.
그리고, 상기 배선(12)들을 포함한 반도체 기판(11)상에 제 1, 제 2 패시베이션(Passivation)(13,14)을 형성한다.
여기서, 상기 제 1 패시베이션(13)은 PSG(Phospho Silicate Glass)로 형성하고, 상기 제 2 패시베이션(14)은 Si3N4로 형성한다.
그리고, 상기 배선(12)과 제 1, 제 2 패시베이션(13,14)막질 때문에 상기 배선(12) 사이에 홀(Hole)(20)이 발생한다.
도 1b에서와 같이, 상기 제 2 패시베이션(14)상에 감광막(15)을 도포한다.
도 1c에서와 같이, 상기 감광막(15)을 패드(Pad)가 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 감광막(15)을 마스크로 상기 제 1, 제 2 패시베이션(13,14)를 선택적으로 식각하여 다수 개의 패드(도시하지 않음)를 형성한다.
그리고, 상기 감광막(15)을 130 ~ 150℃온도에서 애쉬(Ash)장치인 DES212에 의해 애슁(Ashing)한다.
그러나 종래의 반도체 소자의 제조 방법은 감광막을 130 ~ 150℃온도에서 애쉬장치인 DES212에 의해 애슁하므로, 배선 사이로 발생한 홀 내부에 유입된 감광막을 제거하지 못하여 감광막의 구성요소인 탄소로 인해 소자의 신뢰성이 저하된다는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 저온과 고온 두 번의 애슁 공정으로 감광막을 제거하여 감광막의 잔존층을 제거하므로 소자의 신뢰성을 향상시키는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래의 반도체 소자의 제조 방법을 나타낸 공정 단면도
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도
도면의 주요부분에 대한 부호의 설명
31: 반도체 기판 32: 배선
33: 제 1 패시베이션 34: 제 2 패시베이션
35: 감광막 40: 홀
본 발명의 반도체 소자의 제조 방법은 홀을 갖는 패시베이션층을 포함한 기판을 마련하는 단계, 상기 패시베이션층상에 감광막을 형성하는 단계, 상기 감광막을 마스크로 상기 패시베이션층을 선택적으로 식각하는 단계, 상기 홀 내부의 감광막을 용출시키기 위하여 상기 감광막을 저온에서 제 1 애슁하는 단계와, 상기 용출된 감광막을 고온의 제 2 애슁 및 하드닝 공정으로 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 반도체 소자의 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명의 실시예에 따른 반도체 소자의 제조 방법은 도 2a에서와 같이, 반도체 기판(31)상에 다수 개의 배선(32)을 형성한다.
그리고, 상기 배선(32)들을 포함한 반도체 기판(31)상에 제 1, 제 2 패시베이션(33,34)을 형성한다.
여기서, 상기 제 1 패시베이션(33)은 PSG로 형성하고, 상기 제 2 패시베이션(34)은 Si3N4로 형성한다.
그리고, 상기 배선(32)과 제 1, 제 2 패시베이션(33,34)막질 때문에 상기 배선(32) 사이에 홀(40)이 발생한다.
도 2b에서와 같이, 상기 제 2 패시베이션(34)상에 감광막(35)을 도포한다.
도 2c에서와 같이, 상기 감광막(35)을 패드가 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 감광막(35)을 마스크로 상기 제 1, 제 2 패시베이션(33,34)를 선택적으로 식각하여 다수 개의 패드(도시하지 않음)를 형성한다.
그리고, 상기 감광막(35)을 제거하기 위해 첫 번째로 저온 즉 100 ~ 200℃온도에서 애쉬장치인 DES212에 의해 제 1 애슁한다.
이때, 상기 제 1 애슁 공정으로 상기 홀(40) 내부의 감광막(35)을 용출한다.
도 2d에서와 같이, 상기 용출된 감광막(35)을 두 번째로 고온 즉 250℃이상의 온도에서 애쉬장치인 DES212에 의해 제 2 애슁 및 하드닝(Hardening)한다.
이때, 상기 제 2 애슁 및 하드닝 공정으로 상기 홀(40) 내부의 잔존하는 감광막(35)을 완전히 제거한다.
본 발명의 반도체 소자의 제조 방법은 감광막 제거 공정시, 저온 즉 100 ~ 200℃온도의 제 1 애슁 공정으로 배선 사이에 발생한 홀 내부의 감광막을 용출시킨 후 고온 즉 250℃이상의 제 2 애슁 및 하드닝 공정으로 홀 내부의 잔존하는 감광막을 완전히 제거하므로 소자의 신뢰성을 향상시키는 효과가 있다.

Claims (3)

  1. 홀을 갖는 패시베이션층을 포함한 기판을 마련하는 단계;
    상기 패시베이션층상에 감광막을 형성하는 단계;
    상기 감광막을 마스크로 상기 패시베이션층을 선택적으로 식각하는 단계;
    상기 홀 내부의 감광막을 용출시키기 위하여 상기 감광막을 저온에서 제 1 애슁하는 단계;
    상기 용출된 감광막을 고온의 제 2 애슁 및 하드닝 공정으로 제거하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 애슁 공정을 100 ~ 200℃온도에서 진행함을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 제 2 애슁 및 하드닝 공정을 250℃이상의 온도에서 진행함을 특징으로 하는 반도체 소자의 제조 방법.
KR1019980004194A 1998-02-12 1998-02-12 반도체소자의제조방법 Expired - Fee Related KR100282417B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980004194A KR100282417B1 (ko) 1998-02-12 1998-02-12 반도체소자의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980004194A KR100282417B1 (ko) 1998-02-12 1998-02-12 반도체소자의제조방법

Publications (2)

Publication Number Publication Date
KR19990069749A true KR19990069749A (ko) 1999-09-06
KR100282417B1 KR100282417B1 (ko) 2001-06-01

Family

ID=65893817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980004194A Expired - Fee Related KR100282417B1 (ko) 1998-02-12 1998-02-12 반도체소자의제조방법

Country Status (1)

Country Link
KR (1) KR100282417B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100567626B1 (ko) * 1999-11-15 2006-04-04 삼성전자주식회사 포토레지스트의 제거방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100567626B1 (ko) * 1999-11-15 2006-04-04 삼성전자주식회사 포토레지스트의 제거방법

Also Published As

Publication number Publication date
KR100282417B1 (ko) 2001-06-01

Similar Documents

Publication Publication Date Title
KR20090068082A (ko) 반도체 소자의 금속배선 형성방법
KR19990069749A (ko) 반도체 소자의 제조 방법
KR100605174B1 (ko) 반도체 소자의 본딩 패드 형성방법
KR100215874B1 (ko) 반도체소자 제조방법
KR101044379B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100309133B1 (ko) 반도체 소자의 금속배선 형성방법
KR100391001B1 (ko) 금속 배선 형성 방법
KR19980054458A (ko) 반도체 소자의 금속 배선 형성방법
JP2008218553A (ja) 半導体装置及びその製造方法
KR100349365B1 (ko) 반도체 소자의 금속배선 형성방법
JP3156389B2 (ja) 半導体装置の製造方法
KR0138963B1 (ko) 금속배선 형성방법
JP2000269326A (ja) 半導体装置の製造方法
KR100571389B1 (ko) 반도체 소자의 제조 방법
KR100365756B1 (ko) 반도체소자의콘택홀형성방법
KR100456421B1 (ko) 반도체 소자의 제조 방법
KR0167243B1 (ko) 반도체 소자 및 그 제조방법
KR970003850A (ko) 반도체 소자의 다층 금속 배선 형성방법
JPH0314260A (ja) 半導体装置の製造方法
KR19980052423A (ko) 반도체 장치 제조방법
KR19980058461A (ko) 반도체 소자의 제조방법
KR20010004275A (ko) 반도체 소자의 제조 방법
KR20050052175A (ko) 반도체 소자의 보호막 형성 방법
KR20020066588A (ko) 반도체 소자의 콘택홀 형성방법
KR19980040746A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980212

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980212

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000327

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20001018

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20001128

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20001129

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20031017

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20041018

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20051019

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20061026

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20071025

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20071025

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee