KR19990069749A - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR19990069749A KR19990069749A KR1019980004194A KR19980004194A KR19990069749A KR 19990069749 A KR19990069749 A KR 19990069749A KR 1019980004194 A KR1019980004194 A KR 1019980004194A KR 19980004194 A KR19980004194 A KR 19980004194A KR 19990069749 A KR19990069749 A KR 19990069749A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist layer
- semiconductor device
- passivation
- layer
- photoresist
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 저온과 고온 두 번의 애슁 공정으로 감광막을 제거하여 감광막의 잔존층을 제거하므로 소자의 신뢰성을 향상시키기 위한 반도체 소자의 제조 방법에 관한 것이다.
본 발명의 반도체 소자의 제조 방법은 홀을 갖는 패시베이션층을 포함한 기판을 마련하는 단계, 상기 패시베이션층상에 감광막을 형성하는 단계, 상기 감광막을 마스크로 상기 패시베이션층을 선택적으로 식각하는 단계, 상기 홀 내부의 감광막을 용출시키기 위하여 상기 감광막을 저온에서 제 1 애슁하는 단계와, 상기 용출된 감광막을 고온의 제 2 애슁 및 하드닝 공정으로 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 소자의 신뢰성을 향상시키는 반도체 소자의 제조 방법에 관한 것이다.
종래의 반도체 소자의 제조 방법은 도 1a에서와 같이, 반도체 기판(11)상에 다수 개의 배선(12)을 형성한다.
그리고, 상기 배선(12)들을 포함한 반도체 기판(11)상에 제 1, 제 2 패시베이션(Passivation)(13,14)을 형성한다.
여기서, 상기 제 1 패시베이션(13)은 PSG(Phospho Silicate Glass)로 형성하고, 상기 제 2 패시베이션(14)은 Si3N4로 형성한다.
그리고, 상기 배선(12)과 제 1, 제 2 패시베이션(13,14)막질 때문에 상기 배선(12) 사이에 홀(Hole)(20)이 발생한다.
도 1b에서와 같이, 상기 제 2 패시베이션(14)상에 감광막(15)을 도포한다.
도 1c에서와 같이, 상기 감광막(15)을 패드(Pad)가 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 감광막(15)을 마스크로 상기 제 1, 제 2 패시베이션(13,14)를 선택적으로 식각하여 다수 개의 패드(도시하지 않음)를 형성한다.
그리고, 상기 감광막(15)을 130 ~ 150℃온도에서 애쉬(Ash)장치인 DES212에 의해 애슁(Ashing)한다.
그러나 종래의 반도체 소자의 제조 방법은 감광막을 130 ~ 150℃온도에서 애쉬장치인 DES212에 의해 애슁하므로, 배선 사이로 발생한 홀 내부에 유입된 감광막을 제거하지 못하여 감광막의 구성요소인 탄소로 인해 소자의 신뢰성이 저하된다는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 저온과 고온 두 번의 애슁 공정으로 감광막을 제거하여 감광막의 잔존층을 제거하므로 소자의 신뢰성을 향상시키는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래의 반도체 소자의 제조 방법을 나타낸 공정 단면도
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도
도면의 주요부분에 대한 부호의 설명
31: 반도체 기판 32: 배선
33: 제 1 패시베이션 34: 제 2 패시베이션
35: 감광막 40: 홀
본 발명의 반도체 소자의 제조 방법은 홀을 갖는 패시베이션층을 포함한 기판을 마련하는 단계, 상기 패시베이션층상에 감광막을 형성하는 단계, 상기 감광막을 마스크로 상기 패시베이션층을 선택적으로 식각하는 단계, 상기 홀 내부의 감광막을 용출시키기 위하여 상기 감광막을 저온에서 제 1 애슁하는 단계와, 상기 용출된 감광막을 고온의 제 2 애슁 및 하드닝 공정으로 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 반도체 소자의 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명의 실시예에 따른 반도체 소자의 제조 방법은 도 2a에서와 같이, 반도체 기판(31)상에 다수 개의 배선(32)을 형성한다.
그리고, 상기 배선(32)들을 포함한 반도체 기판(31)상에 제 1, 제 2 패시베이션(33,34)을 형성한다.
여기서, 상기 제 1 패시베이션(33)은 PSG로 형성하고, 상기 제 2 패시베이션(34)은 Si3N4로 형성한다.
그리고, 상기 배선(32)과 제 1, 제 2 패시베이션(33,34)막질 때문에 상기 배선(32) 사이에 홀(40)이 발생한다.
도 2b에서와 같이, 상기 제 2 패시베이션(34)상에 감광막(35)을 도포한다.
도 2c에서와 같이, 상기 감광막(35)을 패드가 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 감광막(35)을 마스크로 상기 제 1, 제 2 패시베이션(33,34)를 선택적으로 식각하여 다수 개의 패드(도시하지 않음)를 형성한다.
그리고, 상기 감광막(35)을 제거하기 위해 첫 번째로 저온 즉 100 ~ 200℃온도에서 애쉬장치인 DES212에 의해 제 1 애슁한다.
이때, 상기 제 1 애슁 공정으로 상기 홀(40) 내부의 감광막(35)을 용출한다.
도 2d에서와 같이, 상기 용출된 감광막(35)을 두 번째로 고온 즉 250℃이상의 온도에서 애쉬장치인 DES212에 의해 제 2 애슁 및 하드닝(Hardening)한다.
이때, 상기 제 2 애슁 및 하드닝 공정으로 상기 홀(40) 내부의 잔존하는 감광막(35)을 완전히 제거한다.
본 발명의 반도체 소자의 제조 방법은 감광막 제거 공정시, 저온 즉 100 ~ 200℃온도의 제 1 애슁 공정으로 배선 사이에 발생한 홀 내부의 감광막을 용출시킨 후 고온 즉 250℃이상의 제 2 애슁 및 하드닝 공정으로 홀 내부의 잔존하는 감광막을 완전히 제거하므로 소자의 신뢰성을 향상시키는 효과가 있다.
Claims (3)
- 홀을 갖는 패시베이션층을 포함한 기판을 마련하는 단계;상기 패시베이션층상에 감광막을 형성하는 단계;상기 감광막을 마스크로 상기 패시베이션층을 선택적으로 식각하는 단계;상기 홀 내부의 감광막을 용출시키기 위하여 상기 감광막을 저온에서 제 1 애슁하는 단계;상기 용출된 감광막을 고온의 제 2 애슁 및 하드닝 공정으로 제거하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 제 1 애슁 공정을 100 ~ 200℃온도에서 진행함을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 제 2 애슁 및 하드닝 공정을 250℃이상의 온도에서 진행함을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980004194A KR100282417B1 (ko) | 1998-02-12 | 1998-02-12 | 반도체소자의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980004194A KR100282417B1 (ko) | 1998-02-12 | 1998-02-12 | 반도체소자의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990069749A true KR19990069749A (ko) | 1999-09-06 |
| KR100282417B1 KR100282417B1 (ko) | 2001-06-01 |
Family
ID=65893817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980004194A KR100282417B1 (ko) | 1998-02-12 | 1998-02-12 | 반도체소자의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100282417B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100567626B1 (ko) * | 1999-11-15 | 2006-04-04 | 삼성전자주식회사 | 포토레지스트의 제거방법 |
-
1998
- 1998-02-12 KR KR1019980004194A patent/KR100282417B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100567626B1 (ko) * | 1999-11-15 | 2006-04-04 | 삼성전자주식회사 | 포토레지스트의 제거방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100282417B1 (ko) | 2001-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20090068082A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR19990069749A (ko) | 반도체 소자의 제조 방법 | |
| KR100605174B1 (ko) | 반도체 소자의 본딩 패드 형성방법 | |
| KR100215874B1 (ko) | 반도체소자 제조방법 | |
| KR100309133B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR101044379B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR0169226B1 (ko) | 반도체장치의 패드부 형성방법 | |
| JP2008218553A (ja) | 半導体装置及びその製造方法 | |
| KR100391001B1 (ko) | 금속 배선 형성 방법 | |
| KR19980054458A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100349365B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP3156389B2 (ja) | 半導体装置の製造方法 | |
| KR0138963B1 (ko) | 금속배선 형성방법 | |
| JP2000269326A (ja) | 半導体装置の製造方法 | |
| KR100571389B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100456421B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100365756B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100286347B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR970003850A (ko) | 반도체 소자의 다층 금속 배선 형성방법 | |
| JPH0314260A (ja) | 半導体装置の製造方法 | |
| KR19980052423A (ko) | 반도체 장치 제조방법 | |
| KR19980058461A (ko) | 반도체 소자의 제조방법 | |
| KR20050052175A (ko) | 반도체 소자의 보호막 형성 방법 | |
| KR19990070955A (ko) | 반도체소자의 보호막을 재작업하는 방법 | |
| JPH04316339A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071025 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |