KR100571389B1 - 반도체 소자의 제조 방법 - Google Patents

Abstract

본 발명의 제조 방법에서는 반도체 기판 위에 P-SiH4를 증착하여 층간 절연막을 형성하는 단계, 층간 절연막을 열처리하는 단계, 층간 절연막이 상부에 개구부를 가지는 감광막 패턴을 형성하는 단계, 감광막 패턴을 식각 마스크로 상기 층간 절연막을 식각하여 비아홀을 형성하는 단계를 포함한다.

층간절연막, P-SiH4, 감광막

Description

반도체 소자의 제조 방법{Manufacturing method of semiconductor device}

도 1은 종래 기술에 따라 형성한 감광막 패턴의 단면을 도시한 사진이고,

도 2는 본 발명의 실시예에 따른 반도체 소자에서 플러그의 구조를 도시한 단면도이고,

도 3 내지 도 4는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 공정 순서대로 도시한 단면도이고,

도 5는 본 발명의 실시예에 따라 형성한 감광막 패턴의 단면을 도시한 사진이다.

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 층간의 절연성을 확보하기 위해 배선간에 형성되어 있는 층간 절연을 가지는 소자의 제조 방법에 관한 것으로, 층간의 절연성을 확보하기 위해 배선간에 형성되어 있는 층간 절연을 가지는 반도체 소자의 제조 방법에 관한 것이다.

최근 반도체 장치가 소형화, 고집적화 됨에 따라 선택적 사진 식각 공정 기술의 안정성과 감광막 패턴의 균일성이 요구되고 있다.

이러한 선택적 사진 식각 공정은 식각하고자 하는 박막의 상부에 감광막을 도포한 다음, 일정한 패턴이 형성되어 있는 광마스크를 이용하여 감광막을 노광한다.

그런 다음 감광막을 현상하여 기판 위에 감광막 패턴을 형성하고, 형성된 감광막 패턴을 식각 마스크로 사용하여 박막을 식각하여 패턴하는 공정을 말한다.

이때 감광막 패턴의 형태에 따라 기판의 식각하고자 하는 박막층의 식각된 프로파일이 달라지게 된다. 즉, 층간 절연막의 상부에 비아홀에 대응하는 부분에 개구부를 가지는 감광막 패턴을 형성할 때 도 1에서와 같이 감광막 패턴의 측벽이 오목하게 들어간 항아리 형태로 형성되면, 하부에 형성하고자 하는 비아홀 등이 정확한 크기로 형성되지 않는다.

도 1은 종래 기술에 따른 감광막 패턴의 단면을 도시한 사진이다.

따라서 정확한 형태의 감광막 패턴을 형성하는 것이 중요한데, 하부의 층간 절연막이 오염되었을 경우에도 감광막 패턴이 비정상적인 형태로 형성된다.

상기한 문제점을 해결하기 위한 본 발명은 안정적이면서도 균일한 감광막 패턴을 형성할 수 있는 반도체 소자의 제조 방법을 제공하는 것이다.

상기한 목적을 달성하기 위한 본 발명의 제조 방법에서는 반도체 기판 위에 P-SiH₄를 증착하여 층간 절연막을 형성하는 단계, 층간 절연막을 열처리하는 단계, 층간 절연막이 상부에 개구부를 가지는 감광막 패턴을 형성하는 단계, 감광막 패턴 을 식각 마스크로 상기 층간 절연막을 식각하여 비아홀을 형성하는 단계를 포함한다.

여기서 열처리는 200~450도(℃)에서 20분 동안 진행하는 것이 바람직하다.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.

본 발명의 설명을 용이하게 하기 위해서 반도체 장치의 플러그를 예로 들어서 설명한다.

도 2는 본 발명의 한 실시예에 따른 따른 반도체 소자에서 회로 소자와 전기적으로 연결되어 있는 플러그가 매립되어 있는 층간 절연막의 구조를 도시한 단면도이다.

도 2에 도시한 바와 같이, 금속 배선(도시하지 않음) 따위의 하부 구조가 형성되어 있는 반도체 기판(10) 위에는 층간 절연막(12)이 형성되어 있다. 이때, 층간 절연막(12)은 P-SiH₄ 등과 같은 무기 절연 물질로 이루어져 있다.

층간 절연막(12)에는 상, 하부 기판의 배선 또는 회로를 전기적으로 연결하기 위해서 비아홀(V)이 형성되어 있다. 그리고 비아홀에는 텅스텐 또는 티타늄 등의 도전 물질로 이루어진 플러그(14)가 형성되어 있으며, 이러한 플러그(14)는 기판(10)에 형성되어 있는 배선 또는 회로 소자와 층간 절연막(12)의 상부에 이후에 형성되는 배선과 전기적으로 연결하는 기능을 가진다.

그러면 도 2에 도시한 본 발명에 따른 반도체 소자를 본 발명의 일 실시예에 따라 제조하는 방법에 대하여 도 3 내지 도 4를 참고로 상세히 설명한다.

도 3 내지 도 4는 본 발명의 일 실시예에 따른 반도체 소자에서 층간 절연막에 플러그를 형성하는 방법을 공정 순서대로 도시한 단면도이다.

먼저 도 3에 도시한 바와 같이, 금속 배선(도시하지 않음) 또는 트랜지스터 따위의 하부 구조가 형성되어 있는 반도체 기판(10) 위에 P-SiH₄을 증착하여 층간 절연막(12)을 형성한다.

그런 다음 기판(10)을 열처리 한다. 이때 열처리는 200~450도(℃)의 온도에서 약 20분 동안 진행한다. 이처럼 열처리를 진행하면 층간 절연막(12)에 포함되어 있는 오염원을 제거할 수 있어 후에 형성되는 감광막 패턴으로 확산되거나 하지 않는다. 따라서 감광막 패턴이 층간 절연막의 오염원으로부터 오염되어 비정상적인 패턴을 형성하지 않는다.

다음 도 4에 도시한 바와 같이, 층간 절연막(12) 위에 감광막을 형성한 후 비아홀(V)을 형성하기 위한 광마스크를 통해 노광 및 현상하여 감광막 패턴(PR)을 형성한다. 그리고 감광막 패턴(PR)을 식각 마스크로 사용하여 층간 절연막(12)을 식 각하여 기판의 금속 배선 또는 트랜지스터의 단자를 드러내는 비아홀(V)을 형성한다.

본 발명의 실시예에서와 같이 층간 절연막을 형성한 후 열처리를 진행하면 도1 에서와 동일한 증착 조건으로 층간 절연막을 형성하더라도 도 5에 도시한 바와 같이 수직한 프로파일을 가지는 비아홀(V)을 형성할 수 있다. 도 5는 본 발명의 실시예에 따른 감광막 패턴의 단면을 도시한 사진이다.

다음 도 2에 도시한 바와 같이, 비아홀(V) 내부를 포함하는 기판 위에 금속막을 형성한 후 층간 절연막(12)의 상부 표면이 드러나는 시점까지 화학 기계적 연마하여 비아홀(V)를 채우는 형태의 플러그(14)를 형성한다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이상 설명한 바와 같이, 층간 절연막을 형성한 후 열처리를 진행하면 층간 절연막의 오염원을 제거할 수 있으므로, 감광막 패턴이 오염되거나 하지 않는다. 따라서 안정적이면서도 균일한 감광막 패턴을 형성할 수 있으므로, 감광막 패턴을 마스크로 식각된 하부의 비아홀 또는 트렌치 등의 측벽은 수직한 프로파일을 형성한다.

Claims (2)

1. 반도체 기판 위에 P-SiH4를 증착하여 층간 절연막을 형성하는 단계,

   상기 층간 절연막 내의 오염원을 제거하기 위해 열처리하는 단계,

   상기 층간 절연막 상부에 개구부를 가지는 감광막 패턴을 형성하는 단계,

   상기 감광막 패턴을 식각 마스크로 삼아 상기 층간 절연막을 식각하여 비아홀을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
2. 제1항에서,

   상기 열처리는 200~450도(℃)에서 20분 동안 진행하는 반도체 소자의 제조 방법.

Images