JP2005032759A - 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法 - Google Patents

多層配線の形成方法、配線基板の製造方法、デバイスの製造方法 Download PDF

Info

Publication number
JP2005032759A
JP2005032759A JP2003192920A JP2003192920A JP2005032759A JP 2005032759 A JP2005032759 A JP 2005032759A JP 2003192920 A JP2003192920 A JP 2003192920A JP 2003192920 A JP2003192920 A JP 2003192920A JP 2005032759 A JP2005032759 A JP 2005032759A
Authority
JP
Japan
Prior art keywords
forming
mask
conductive layer
layer
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003192920A
Other languages
English (en)
Other versions
JP2005032759A5 (ja
Inventor
Hideki Tanaka
英樹 田中
Kazuo Yudasaka
一夫 湯田坂
Mitsuru Sato
充 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003192920A priority Critical patent/JP2005032759A/ja
Publication of JP2005032759A publication Critical patent/JP2005032759A/ja
Publication of JP2005032759A5 publication Critical patent/JP2005032759A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】非常に簡便で、電気的特性の劣化も伴わず、しかも多層の配線間のコンタクト不良等が生じ難い多層配線の形成方法を提供する。
【解決手段】本発明の多層配線の形成方法は、絶縁層26を介して第1導電層14と第2導電層16とが積層され、絶縁層26に形成された貫通孔28を介して第1導電層14と第2導電層16とが接続されてなる多層配線の形成方法であって、基板10上に第1導電層14を形成する工程と、第1導電層14上の貫通孔28の形成領域に、該第1導電層14側から上層に向けて広がり形状のマスクを形成する工程と、形成したマスクを除く第1導電層14上に絶縁層26を形成する工程と、マスクを除去して絶縁層26に貫通孔28を形成する工程と、該貫通孔28内に導電部材15を形成し、該導電部材15と接続する形にて第2導電層16を形成する工程と、を含むことを特徴とする。
【選択図】 図2

Description

【0001】
【発明の属する技術分野】
本発明は、多層配線の形成方法、配線基板の製造方法、デバイスの製造方法に関する。
【0002】
【従来の技術】
近年、半導体装置等の電子デバイスにおいては、高集積化を実現するために配線の多層化が行われている。そして、多層配線を有する半導体装置は、層間絶縁層を介して配設される上下の配線パターンを電気的に接続する場合、層間絶縁層にコンタクトホールを形成し、このコンタクトホールを介して接続を行うようにしている。このようなコンタクトホールの形成方法としては、一般に次のよう方法が知られている。
【0003】
まず、基板に金属などの導電材を成膜し、これをエッチングして下層配線層を形成する。次に、下層配線層の上に層間絶縁層を形成する。その後、層間絶縁層の上にフォトレジストを全面塗布し、これをフォトリソグラフィー法によって露光、現像し、コンタクトホールと対応した部分を開口させたレジスト膜を形成する。次に、該レジスト膜をマスクとして層間絶縁層をドライエッチングし、層間絶縁層に貫通した開口を設けることにより、コンタクトホールを形成する。その後、レジストを除去し、コンタクトホールを介して下層配線層に電気的に接続される上層配線層を層間絶縁層の上に形成する(例えば、特許文献1参照)。
【0004】
【特許文献1】
特開平4−291240号公報
【0005】
【発明が解決しようとする課題】
上記特許文献1では、絶縁層の上にフォトレジストを塗布してパターニングし、パターニングしたレジスト膜をマスクとして絶縁層をドライエッチングし、絶縁層に貫通孔を設けることによってコンタクトホールを形成している。したがって、絶縁層をドライエッチングするために高価な真空装置を必要とし、しかも、真空装置を用いた処理であるため、コンタクトホールを形成するのに多くの時間と手間及びエネルギーとを必要とし、真空装置の保守も容易でない。また、ドライエッチング時には、荷電粒子の基板への衝撃や基板表面の電荷蓄積などによるプラズマダメージが発生し、半導体装置等の電子デバイスの電気的特性を劣化させるという課題があった。更に、ドライエッチングでは絶縁層と下層の導電膜とのエッチングにおける選択比を十分確保することが難しいという問題があり、下層の導電膜がエッチングされ、オーミックな電気的導通が取れないという課題がある。更にまた、ドライエッチング時にフォトレジストが硬化して、エッチング後にレジストを除去し難くなる場合もある。
【0006】
本発明は、上記課題を解決するためになされたもので、真空装置を用いずにコンタクトホールを形成する方法を提供することを目的とし、非常に簡便な方法であって、電気的特性の劣化も伴わず、しかも多層の配線間のコンタクト不良等が生じず、配線の多層化に伴う膜厚の不均一化も生じ難い信頼性の高い多層配線の形成方法を提供することを目的とする。さらに、この多層配線の形成方法を利用した配線基板の製造方法、デバイスの製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記の目的を達成するために、本発明の多層配線の形成方法は、絶縁層を介して第1導電層と第2導電層とが積層され、前記絶縁層に形成されたコンタクトホールを介して前記第1導電層と前記第2導電層とが接続されてなる多層配線の形成方法であって、基材上に第1導電層を形成する工程と、前記第1導電層上のコンタクトホールの形成領域に、該第1導電層側から上層に向けて広がり形状を有する逆テーパ形状のマスクを形成するマスク形成工程と、形成したマスクを除く前記第1導電層上に絶縁層を形成する工程と、前記マスクを除去して前記絶縁層に貫通孔を形成する工程と、該貫通孔内にコンタクト用導電部材を形成し、該導電部材と接続する形にて第2導電層を形成する工程と、を含むことを特徴とする。
【0008】
本発明は、多層配線を形成するにあたり、絶縁層を介して設けられる第1導電層と第2導電層とを電気的に接続するためのコンタクトホールを好適に形成する方法を提供するものである。つまり、導電層上のコンタクトホールを形成する位置にマスクを形成した後、その周囲に絶縁層を形成し、その後、マスクを除去することで、絶縁層のマスクが形成されていた位置に貫通孔が形成され、これをコンタクトホールに適用したものである。したがって、本発明によれば、コンタクトホールを形成するために絶縁層をドライエッチングする手法を採用する必要がなく、それに伴う高価な真空装置を必要としない。このため、コンタクトホールの形成を迅速に行うことができるとともに、コンタクトホールを形成するための手間とエネルギーとを節減でき、多層配線を形成する際のコストを低減することができる。また、ドライエッチングを用いないため、プラズマダメージやエッチングマスクとしてのフォトレジストの硬化等の問題が発生することもない。また、本発明においては、下層の導電層が曝されるのはマスクの除去剤に対してであり、導電層がエッチングされることがない。したがって、安定したコンタクトホールを形成することが可能となる。
【0009】
また、本発明においては、絶縁層に貫通孔(コンタクトホール)を形成するためのマスクとして、第1導電層側から上層に向けて広がり形状を有する逆テーパ形状のものを採用した。したがって、マスクを除去した後に形成される貫通孔の形状(開口形状)は、該マスクの逆テーパ形状と対応した形状、すなわち逆テーパ形状となる。
ここで、第1導電層と第2導電層とを接続するためのコンタクトホールの形状が、第1導電層側から上層に向けて狭まる形状(テーパ形状)となる場合には、コンタクトホール内に形成する導電部材(コンタクトプラグ)が第2導電層との間で非接触となる不具合が生じ易い。単に、マスクを形成した場合には、柱状のもの、若しくは第1導電層から上層に向けて裾狭まりの形状(テーパ形状)となるが、本発明では、このような問題点に鑑みて、敢えて逆テーパ形状のマスクを形成し、導電層同士の接続性を高めるものとした。つまり、本発明のようにマスクを逆テーパ形状とすることで、貫通孔(コンタクトホール)の形状を逆テーパ形状に構成でき、その結果、第1導電層と第2導電層との接続性を高めることができたのである。
【0010】
さらに、本発明においては、マスクの形状を上述のように逆テーパ形状としたため、マスクの周りにおいて絶縁層の盛上りが形成され難くなる。すなわち、マスクと絶縁層との濡れ性にもよるが、特にマスクと絶縁層との濡れ性が良い場合には、マスク(柱状のものやテーパ形状のもの)周りに絶縁層の盛上りができる惧れがあり、この上に導電層を形成した場合、導電層にも盛上りができてしまう場合がある。この場合、多層配線の平坦性が崩れてしまい、例えば断線等の要因となり得る上、平坦性が要求される液晶装置等の電気光学装置等に当該多層配線構造を適用する場合には、該電気光学装置の特性低下に繋がり得る場合もある。しかしながら、本発明のようにマスクを逆テーパ形状とすることで、該マスクの周りに絶縁層の盛上りが形成され難くなり、上記した問題の発生を防止ないし抑制することが可能となったのである。
【0011】
上記逆テーパ形状のマスクを形成するために、以下の方法を採用することができる。すなわち、マスクの形成材料としてフォトレジストを用い、マスク形成工程として、フォトレジストを第1導電層上の全面に形成する工程と、形成したフォトレジストに対する選択露光及び現像を行うことによりコンタクトホールの形成領域に該フォトレジストを選択的に配設する工程とを含むものとし、フォトレジストに対する露光時間及び/又は露光エネルギーを制御することで、形成するマスクの形状を逆テーパ形状とする手法を採用することができる。このような方法により好適に逆テーパ形状のマスクを形成することが可能となる。
【0012】
また、フォトレジストとしてネガレジストを用い、コンタクトホールの形成領域に対応して選択露光を行うものとし、該ネガレジストとして、当該ネガレジストの厚さ方向において露光の被照射量が第1導電層側に向かって小さくなるような透過率の小さい材料を用いる手法を採用することもできる。この場合のネガレジストとしては、例えば東京応化工業株式会社製TELR−N101PMや日本ゼオン株式会社製ELX−168等を用いることができる。このような方法によっても好適に逆テーパ形状のマスクを形成することが可能である。
【0013】
また、フォトレジストとしてポジレジストを用い、コンタクトホールの非形成領域に対応して選択露光を行うものとし、当該ポジレジストに対する露光面積が第1導電層側に向かって大きくなるように露光の焦点を制御する手法を採用することもできる。この場合も、好適に逆テーパ形状のマスクを形成することが可能である。
【0014】
なお、本発明において、マスクとしてフォトレジストを用いる場合、第1導電層上への該レジスト材料の全面塗布方法としては、例えばスピンコート法やディップコート法などを用いることができる。また、本発明において、マスクを除去する工程は、マスクがフォトレジストから形成されている場合、大気圧下または減圧下における酸素プラズマによるアッシング、オゾンによるアッシング、或いは通常のフォトマスク剥離液により行うことができる。
【0015】
次に、本発明において絶縁層を形成する工程は、前記第1導電層上の前記マスクを除く領域に液体絶縁材料(絶縁材料を溶媒に分散ないし溶解させたものも含む)を塗布する液体絶縁材料塗布工程と、塗布した液体絶縁材料を固化する絶縁材料固化工程とを含むものとすることができる。これにより、真空装置などを用いずに絶縁層を形成することが可能で、工程の簡素化、コストの低減を図ることができる。液体絶縁材料としては、シロキサン結合を有するSOG(Spin On Glass)、ポリシラザン、ポリイミド、低誘電率材料(いわゆるLow−K材)などを使用することができる。また、液体絶縁材料が、必ずしも絶縁性を有することはなく、最終的に得られた膜が絶縁性を示せば良い。そして、これらの液体絶縁材料は、有機溶媒に溶解して塗布したのち、一般に熱処理することにより、絶縁層とすることができる。したがって、絶縁材料固化工程は、塗布した絶縁材料を加熱して行うことが望ましい。
【0016】
次に、上述した本発明の多層配線の形成方法は、例えば配線基板の製造プロセスにおいて採用することができる。このような方法により製造された配線基板は、多層配線を具備し、その層間の電気的接続が非常に優れた信頼性の高いものとなる。また、上述した多層配線の形成方法は、例えばデバイスの製造プロセスにおいて採用することもでき、この場合、製造されるデバイスは非常に信頼性の高いものとなる。
【0017】
【発明の実施の形態】
(配線基板の製造方法)
以下、本発明の実施の形態を図面を用いて詳しく説明する。図1及び図2は、本発明の多層配線の形成方法を採用した配線基板の一製造方法について、そのプロセスの概略を示す断面模式図である。なお、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【0018】
まず、製造される配線基板100の構成について図2(c)を用いて説明する。図2(c)に示した配線基板100は、ガラス基板(基材)10の表面に第1導電膜(多結晶シリコン膜)14を具備し、該第1導電膜14の上層には層間絶縁膜(絶縁層)26を介して第2導電膜16が形成されている。これら第1導電膜14と第2導電膜16とはコンタクトホール28内のコンタクトプラグ15を介して電気的に接続され、すなわち本実施形態の配線基板100は多層配線構造を具備して構成されている。
【0019】
以下、この多層構造を備えた配線基板100の製造方法について、図1及び図2を参照しつつ説明する。まず、図1(a)に示したようなガラス基板10を用意し、このガラス基板10上に多結晶シリコン膜14を形成する。この多結晶シリコン膜14は、例えば次のようにして形成することができる。まず、ガラス基板10上に液体水素化ケイ素を塗布して乾燥させる。次に、乾燥させた水素化ケイ素の膜を焼成して熱分解し、アモルファスシリコン膜にする。さらに、アモルファスシリコン膜にXeClなどのエキシマレーザを照射してアニールし、アモルファスシリコン膜を多結晶化して多結晶シリコン膜14にする。
【0020】
次に、図1(b)に示すように、多結晶シリコン膜14上の所定領域にマスク24を形成する。具体的には、後に形成するコンタクトホール28(図2(c)参照)の形成予定領域に、多結晶シリコン膜14から上層側に向けて広がり形状(逆テーパ形状)のマスク24を形成するものとしている。
【0021】
ここで、該マスク24の選択的形成方法としては、例えば図3に示すようなプロセスを採用することができる。
すなわち、図3(a)に示すように、感光性のレジスト24aを多結晶シリコン膜14上に全面塗布(例えばスピンコート法やディップコート法等による)し、これに対し図3(b)に示すようなフォトマスク30を介してマスク露光を行う。つまり、マスク露光により所定領域のみに選択的に露光を行い、さらに現像を行うことで所定パターンのマスク24を形成するものとしている。そして、本実施形態では、マスク24を逆テーパ形状とするために、レジストに対する露光時間及び/又は露光エネルギーを制御するものとしている。
【0022】
具体的には、レジストとしてネガレジストを用い、上記コンタクトホール28(図2(c)参照)の形成領域に対応して選択露光を行うものとしている。さらに、本実施形態では、図3(b)に示すように、該ネガレジストの上層側(多結晶シリコン膜14が形成された側と異なる側)から露光を行う場合に、当該ネガレジストにおいて露光の被照射量が多結晶シリコン膜14側に向かって小さくなるような透過率の小さいレジスト材料を用いている。これにより、多結晶シリコン膜14に近い程、露光範囲が小さくなり、すなわち多結晶シリコン膜14から上層に向けて硬化するレジルトの範囲が広くなり、図3(c)に示したような逆テーパ形状を実現することが可能となる。
【0023】
なお、図4(a)に示すようなネガレジストとして露光の照射光に対して透過率の高いレジスト240aを用いた場合には、図4(b)に示したように、レジスト240aにおいて、多結晶シリコン膜14に近い程、露光範囲が大きくなり、すなわち露光光源側(上層側)から多結晶シリコン膜14側に向けて硬化するレジルトの範囲が広くなり、図4(c)に示したような順テーパ形状が形成されることとなる。
【0024】
ネガレジストとしては、例えば東京応化工業株式会社製TELR−N101PMや日本ゼオン株式会社製ELX−168等を用いることで、好適に上述の逆テーパ形状を実現することできるようになる。また、フォトレジストとしてポジレジストを用いることも可能で、この場合、コンタクトホール28(図2(c)参照)の非形成領域に対応して選択露光を行うものとし、当該ポジレジストに対する露光面積が多結晶シリコン膜14側に向かって大きくなるように露光の焦点を制御すれば良い。
【0025】
なお、レジストの塗布方法としては、例えばスピンコート法やディップコート法などを用いることができる。また、露光・現像工程を行った後、真空UV照射を行うことにより形成されるマスクの硬化を行うものとしている。
【0026】
次に、図1(c)に示すように、形成したマスク24の周囲、すなわちマスク24を除いた多結晶シリコン膜14の全面に液体絶縁材料などからなる絶縁層26を形成する。この絶縁層26は、液状絶縁材料をマスク24を除いた多結晶シリコン膜14の全面に塗布し、これを焼成して加熱分解させて形成することができる。これにより、高価な真空装置などを使用する必要がなく、成膜に必要な投入エネルギーや時間などを節減することができる。
【0027】
上記液体絶縁材料の塗布は、本実施形態の場合、いわゆるスピンコートによって行っている。なお、液体絶縁材料の塗布は、ディップコートや液体ミスト化学堆積法(Liquid Source Misted Chemical Deposition:LSMCD)、スリットコートなどによって行ってもよい。また、液体絶縁材料の塗布は、いわゆるインクジェット装置のような液滴吐出装置によって行うこともできる。このような液滴吐出装置を用いれば、所望の部分にだけ定量的に塗布することが可能であるので、材料を節減することができる。また、液体絶縁材料としては、シロキサン結合を有するSOG(Spin On Glass)、ポリシラザン、ポリイミド、Low−K材などを使用することができる。さらに、液体絶縁材料は、必ずしも絶縁性を有することはなく、最終的に得られた膜が絶縁性を示せば良い。そして、これらの液体絶縁材料は、有機溶媒に溶解して塗布したのち、一般に熱処理することにより、絶縁層26とすることができる。したがって、液体絶縁材料を固化する工程は、塗布した液体絶縁材料を加熱して行うことが望ましい。
【0028】
次に、マスク24の除去工程を行い、図2(a)に示すように、絶縁層26のうちマスク24が形成されていた領域に貫通孔(コンタクトホール)28を形成する。マスク24を除去する工程としては、例えば大気圧下または減圧下における酸素プラズマによるアッシング、オゾンによるアッシング、或いは通常のフォトマスク剥離液により行うことができる。このような方法によるマスク24の除去では、下層の多結晶シリコン膜14に対して影響(オーバーエッチングによる影響等)を及ぼさない方法を選択できるので、安定してコンタクトホールを開口することができる。
【0029】
次に、図2(b)に示すように、液滴吐出装置(図示略)を用いて貫通孔(コンタクトホール)28に有機金属化合物を主成分とした液体コンタクト形成材料を供給する。その後、貫通孔(コンタクトホール)28内の液体コンタクト形成材料を焼成して固化し、コンタクトプラグ15を形成する。
【0030】
その後、例えば導電材料の微粉末を有機溶媒に分散させた液体配線材料を、液滴吐出装置(図示略)を用いて所定パターンにて供給し、これを熱処理して、図2(c)に示すような第2導電膜16を形成する。これにより、多結晶シリコン膜14と第2導電膜16とがコンタクトホール28に設けたコンタクトプラグ15を介して電気的に接続される。
【0031】
このように、本実施形態においては、コンタクトホール28の形成予定位置にマスク24を設け、その後、マスク24の周囲に絶縁層26を形成してマスク24を除去することにより、コンタクトホール28を形成している。このため、絶縁層26のエッチングをすることなくコンタクトホール28を形成することができ、高価な真空装置を必要とせず、工程数を削減することができ、工程の簡素化が図れる。また、コンタクトホール28の形成を迅速に行うことができるとともに、コンタクトホール28を形成するための手間とエネルギーとを節減でき、配線基板の製造コストを低減することができる。
【0032】
しかも、本実施形態においては、マスク24の形状を逆テーパ形状としたため、マスク24を除去した後に絶縁層26に形成される貫通孔28の形状(開口形状)は、該マスク24の逆テーパ形状と対応した形状、すなわち多結晶シリコン膜14側から上層に向けて広がる形状(逆テーパ形状)となる。
ここで、マスクの形状を、例えば図4(c)に示すような順テーパ形状とした場合には、図5に示すように、多結晶シリコン膜14と第2導電膜16とを接続するためのコンタクトホール281の形状が、多結晶シリコン膜14側から上層に向けて狭まる形状(順テーパ形状)となり、この場合、コンタクトホール281内に形成するコンタクトプラグ151が第2導電膜16との間で非接触となる不具合が生じ易い。
しかしながら、本実施形態では、このような問題点に鑑みて逆テーパ形状のマスク24を形成し、コンタクトホール28をそれに倣って逆テーパ形状としたため、多層に形成した配線同士の接続性を高めることが可能となった。
【0033】
(デバイスの製造方法)
以下、本発明の第2の実施の形態を図面を用いて詳しく説明する。図6は、本実施形態の製造方法により製造されるデバイスの一実施形態として、TFT(薄膜トランジスタ)200の構成を示す断面模式図であって、図7〜図10は、TFT200の一製造方法について、そのプロセスの概略を示す断面模式図である。なお、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【0034】
まず、製造されるTFT200の構成について図6を用いて説明する。図6に示したTFT200は、ガラス基板(基材)10の表面に多結晶シリコン膜14を具備しており、該多結晶シリコン膜14はソース領域14a、チャネル領域14b、ドレイン領域14cを有し、ソース領域14aにはコンタクトホール28a,28bを介してソース電極161が、ドレイン領域14cにはコンタクトホール29a,29b,29cを介して画素電極162が電気的に接続されている。つまり、TFT200は例えば液晶装置等の電気光学装置の画素スイッチング素子として好適なものとされている。また、多結晶シリコン膜14のチャネル領域14bの上層には、ゲート絶縁膜261を介してゲート電極19が形成されている。
【0035】
ここで、第1導電層たる多結晶シリコン膜14と第2導電層たるソース電極161とは、ゲート絶縁膜261及び層間絶縁膜262を介して積層され、また、第1導電層たる多結晶シリコン膜14と第3導電層たる画素電極162とは、ゲート絶縁膜261及び2層の層間絶縁膜262,263を介して積層されている。以上のように、本実施形態のTFT200は多層配線構造を具備して構成されており、以下に述べるように上述した配線基板の製造方法を用いて製造することができる。
【0036】
以下、図6に示したTFT200の製造方法について、図7〜図10を参照しつつ説明する。
まず、図7(a)に示したように、ガラス基板10の表面に多結晶シリコン膜14を形成する。この多結晶シリコン膜14は、次のようにして形成することができる。まず、ガラス基板10の上に例えばフッ素樹脂膜などの撥液性の膜(図示せず)を形成する。そして、この撥液膜の素子形成領域に紫外線などを照射し、素子形成領域の撥液膜を分解除去してパターニングし、撥液バンクとする。その後、素子形成領域に液体水素化ケイ素を塗布して乾燥させる。次に、乾燥させた水素化ケイ素の膜を焼成して熱分解し、アモルファスシリコン膜にする。さらに、ガラス基板10の全体に紫外線を照射して撥液バンクを分解して除去したのち、アモルファスシリコン膜にXeClなどのエキシマレーザを照射してアニールし、アモルファスシリコン膜を多結晶化して多結晶シリコン膜14にする。
【0037】
その後、多結晶シリコン膜14のチャンネルドープを行う。すなわち、全面に適宜の不純物(例えば、n型導電層を形成する場合はPHイオン)を打ち込んで拡散させる。この多結晶シリコン膜14は、第1導電層となる。
【0038】
次に、多結晶シリコン膜14を覆う形にて、ガラス基板10の全面に液体有機材料であるフォトマスクを塗布する。そして、塗布したフォトマスクを70〜90℃の温度で乾燥(プレベーク)させる。なお、液体有機材料は、感光性の樹脂(例えば、ポリイミド)であってもよい。また、液体有機材料の塗布は、スピンコート、ディップコート、LSMCD、スリットコート、定量吐出装置による塗布を用いることができる。そして、フォトリソグラフィー法によりフォトマスクを露光、現像し、第1導電層となる多結晶シリコン膜14のソース領域14aとドレイン領域14cとの上のコンタクトホールの形成領域に、図7(a)に示すようなマスク24a,24cを形成する。このマスク24a,24cは、後に形成するゲート絶縁膜261(図5参照)の厚さと同等か、それ以上の高さに形成する。
【0039】
その後、図7(b)に示すように、マスク24a,24cを除いたガラス基板10(多結晶シリコン膜14を含む)の全面にゲート絶縁膜261を形成する。このゲート絶縁膜261は、上述した配線基板の製造方法の実施形態で示した絶縁層26と同様の方法、つまり液体絶縁材料を塗布・固化することで形成することができる。
【0040】
次に、マスク24a,24cをアッシングにより除去し、図7(c)に示すように、ゲート絶縁膜261のうちマスク24a,24cが形成されていた領域に貫通孔28a,29aを形成する。また、形成した貫通孔28a,29aに対しては、液滴吐出装置(図示略)を用いて、図7(d)に示すように選択的に有機金属化合物を主成分とした液体コンタクト形成材料を供給し、その後、該貫通孔28a,29a内の液体コンタクト形成材料を焼成して固化し、コンタクトプラグ15a,16aにする。
【0041】
続いて、図8(a)に示すように、ゲート絶縁膜261上のチャネル領域14bに対応した位置にゲート電極19を形成する。具体的には、有機金属化合物を主成分とする液体導電材料を全面塗布する一方、これをチャネル領域14bに対応した位置に選択的に形成すべくフォトリソグラフィー法等によりパターニングする。なお、形成したゲート電極19をマスクとして、ソース領域14aとドレイン領域14cとに適宜の不純物(例えば、p型導電層を形成する場合はBイオン)の打ち込みを行う。
【0042】
また、同じく図8(a)に示すように、2つのコンタクトプラグ15a,16a上に更にレジストを形成して、後に形成する層間絶縁膜262の層厚よりも厚い(高さの大きい)マスク241,242を形成する。
【0043】
次に、図8(b)に示すように、マスク241,242を除いたガラス基板10(ゲート絶縁膜261を含む)の全面に層間絶縁膜262を形成する。この層間絶縁膜262は、上述したゲート絶縁膜261と同様の方法、つまり液体絶縁材料を塗布・固化することで形成することができる。さらに、マスク241,242をアッシングにより除去し、図8(c)に示すように、層間絶縁膜262のうちマスク241,242が形成されていた領域に貫通孔28b,29bを形成する。また、形成した貫通孔28b,29bに対しては、液滴吐出装置(図示略)を用いて選択的に有機金属化合物を主成分とした液体コンタクト形成材料を供給し、その後、該液体コンタクト形成材料を焼成して固化することで、図9(a)に示すようなコンタクトプラグ15b,16bを形成する。
【0044】
次に、図9(b)に示すように、コンタクトプラグ15aと接続する形にて、ソース電極161を所定の配線パターンにて形成する。このソース電極161の配線パターン形成に際しても液滴吐出装置を用いることができる。ソース電極161の形成後、図9(c)に示すように、コンタクトプラグ16b上にマスク243を形成する。この場合のマスク形成は、フォトリソグラフィー法や液滴吐出装置を用いた液滴吐出法等により行うことができる。
【0045】
続いて、図10(a)に示すように、マスク243を除いた層間絶縁膜262(ソース電極161を含む)の全面に層間絶縁膜263を形成する。この層間絶縁膜263は、上述した層間絶縁膜262と同様の方法、つまり液体絶縁材料を塗布・固化することで形成することができる。さらに、マスク243をアッシングにより除去し、図10(b)に示すように、層間絶縁膜263のうちマスク243が形成されていた領域に貫通孔29cを形成する。また、形成した貫通孔29cに対しては、液滴吐出装置(図示略)を用いて選択的に有機金属化合物を主成分とした液体コンタクト形成材料を供給し、その後、該液体コンタクト形成材料を焼成して固化することで、図10(c)に示すようなコンタクトプラグ16cを形成する。
【0046】
そして、同じく図10(c)に示すように、コンタクトプラグ16cと接続する形にて、ITO等からなる画素電極162を所定の配線パターンにて形成する。この画素電極162のパターン形成に際しても液滴吐出装置を用いることができる。
【0047】
以上のような方法により、第1導電層であるソース領域14aと第2導電層であるソース電極161、および第1導電層であるドレイン領域14cと第2導電層である画素電極162とを、コンタクトホールに設けたコンタクトプラグ15a,15b、及びコンタクトプラグ16a,16b,16cを介して電気的に接続させることができる。このように、本実施形態においては、コンタクトホールの形成位置にマスクを設け、その後、マスクの周囲に絶縁層を形成してマスクを除去することにより、コンタクトホールを形成している。このため、貫通孔(コンタクトホール)を形成するために絶縁層のエッチングをする必要がないため、高価な真空装置を必要とせず、工程数を削減することができ、工程の簡素化が図れる。しかも、本実施形態においては、コンタクトホールを形成するためのマスクの形状を逆テーパ形状としたため、マスク24を除去した後に絶縁層26に形成される貫通孔28の形状(開口形状)を、多結晶シリコン膜14側から上層に向けて広がる形状(逆テーパ形状)とすることが可能となった。したがって、上述した配線基板の製造方法と同様、多層に形成した配線同士の接続性を高めることが可能となった。
【0048】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、特許請求の範囲を逸脱しない範囲で種々の変更を行うことができる。例えば上記実施形態の各構成は、その一部を省略したり、上記とは異なる任意の組み合わせを採用することができる。例えば、上記デバイスの製造方法においては、上述した配線基板の製造方法で示した種々の製膜方法、選択的塗布方法等を採用することができる。
【図面の簡単な説明】
【図1】本実施形態の配線基板の製造方法の一プロセスを示す断面模式図。
【図2】図1に続く、配線基板の製造方法の一プロセスを示す断面模式図。
【図3】マスクの形成方法について一プロセス例を示す断面模式図。
【図4】比較例のマスクの形成方法についてプロセスを示す断面模式図。
【図5】図4の方法を用いて得られた配線基板の例を示す断面模式図。
【図6】本実施形態の製造方法により得られたデバイスの一例を示す断面模式図。
【図7】本実施形態のデバイスの製造方法の一プロセスを示す断面模式図。
【図8】図7に続く、デバイスの製造方法の一プロセスを示す断面模式図。
【図9】図8に続く、デバイスの製造方法の一プロセスを示す断面模式図。
【図10】図9に続く、デバイスの製造方法の一プロセスを示す断面模式図。
【符号の説明】
10…基板、14…多結晶シリコン膜(第1導電層)、16…第2導電層、24…マスク、26…絶縁層、28…コンタクトホール(貫通孔)

Claims (8)

  1. 絶縁層を介して第1導電層と第2導電層とが積層され、前記絶縁層に形成されたコンタクトホールを介して前記第1導電層と前記第2導電層とが接続されてなる多層配線の形成方法であって、
    基材上に第1導電層を形成する工程と、
    前記第1導電層上のコンタクトホールの形成領域に、該第1導電層側から上層に向けて広がり形状を有する逆テーパ形状のマスクを形成するマスク形成工程と、
    形成したマスクを除く前記第1導電層上に絶縁層を形成する工程と、
    前記マスクを除去して前記絶縁層に貫通孔を形成する工程と、
    該貫通孔内にコンタクト用導電部材を形成し、該導電部材と接続する形にて第2導電層を形成する工程と、を含むことを特徴とする多層配線の形成方法。
  2. 前記マスクの形成材料としてフォトレジストを用い、前記マスク形成工程は、前記フォトレジストを第1導電層上の全面に形成する工程と、形成したフォトレジストに対する選択露光及び現像を行うことにより前記コンタクトホールの形成領域に該フォトレジストを選択的に配設する工程と、を含み、前記フォトレジストに対する露光時間及び/又は露光エネルギーを制御することで、形成するマスクの形状を前記逆テーパ形状とすることを特徴とする請求項1に記載の多層配線の形成方法。
  3. 前記フォトレジストとしてネガレジストを用い、前記コンタクトホールの形成領域に対応して選択露光を行うものとし、前記ネガレジストとして、当該ネガレジストにおいて露光の被照射量が前記第1導電層側に向かって小さくなるような透過率の小さい材料を用いたことを特徴とする請求項2に記載の多層配線の形成方法。
  4. 前記フォトレジストとしてポジレジストを用い、前記コンタクトホールの非形成領域に対応して選択露光を行うものとし、当該ポジレジストに対する露光面積が前記第1導電層側に向かって大きくなるように露光の焦点を制御することを特徴とする請求項2に記載の多層配線の形成方法。
  5. 前記絶縁層を形成する工程が、前記第1導電層上の前記マスクを除く領域に液体絶縁材料を塗布する工程と、塗布した前記液体絶縁材料を固化する工程とを含むことを特徴とする請求項1ないし4のいずれか1項に記載の多層配線の形成方法。
  6. 前記第1導電層と第2導電層との間に複数の絶縁層が形成されてなる多層配線の形成方法であって、
    各絶縁層は、前記逆テーパ形状のマスクを形成した後に、該マスクを除く前記第1導電層上に形成することを特徴とする請求項1ないし5のいずれか1項に記載の多層配線の形成方法。
  7. 請求項1ないし6のいずれか1項に記載の多層配線の形成方法を用いたことを特徴とする配線基板の製造方法。
  8. 請求項1ないし6のいずれか1項に記載の多層配線の形成方法を用いたことを特徴とするデバイスの製造方法。
JP2003192920A 2003-07-07 2003-07-07 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法 Pending JP2005032759A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003192920A JP2005032759A (ja) 2003-07-07 2003-07-07 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003192920A JP2005032759A (ja) 2003-07-07 2003-07-07 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2005032759A true JP2005032759A (ja) 2005-02-03
JP2005032759A5 JP2005032759A5 (ja) 2006-05-25

Family

ID=34204572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003192920A Pending JP2005032759A (ja) 2003-07-07 2003-07-07 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP2005032759A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184604A (ja) * 2006-01-05 2007-07-19 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299373A (ja) * 1992-04-21 1993-11-12 Sony Corp 埋め込みプラグの形成方法
JPH09312336A (ja) * 1996-05-20 1997-12-02 Yamaha Corp 接続孔形成法
JP2002026014A (ja) * 2000-07-07 2002-01-25 Seiko Epson Corp 配線の形成方法
JP2002198372A (ja) * 2000-12-25 2002-07-12 Hitachi Ltd 半導体デバイスの製造方法および半導体デバイス
JP2003133692A (ja) * 2001-10-29 2003-05-09 Seiko Epson Corp 膜パターンの形成方法および形成装置、ならびにこれにより得られる膜構造体、電気光学装置、電子機器、および非接触型カード媒体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299373A (ja) * 1992-04-21 1993-11-12 Sony Corp 埋め込みプラグの形成方法
JPH09312336A (ja) * 1996-05-20 1997-12-02 Yamaha Corp 接続孔形成法
JP2002026014A (ja) * 2000-07-07 2002-01-25 Seiko Epson Corp 配線の形成方法
JP2002198372A (ja) * 2000-12-25 2002-07-12 Hitachi Ltd 半導体デバイスの製造方法および半導体デバイス
JP2003133692A (ja) * 2001-10-29 2003-05-09 Seiko Epson Corp 膜パターンの形成方法および形成装置、ならびにこれにより得られる膜構造体、電気光学装置、電子機器、および非接触型カード媒体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184604A (ja) * 2006-01-05 2007-07-19 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
US8383449B2 (en) 2006-01-05 2013-02-26 Samsung Display Co., Ltd. Method of forming a thin film transistor having openings formed therein

Similar Documents

Publication Publication Date Title
JP3616584B2 (ja) パターン形成方法及びそれを用いた表示装置の製造方法
KR100606947B1 (ko) 콘택트 홀 형성 방법, 배선 형성 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자 디바이스의 제조 방법
US7405134B2 (en) Method of manufacturing a semiconductor device and electronic equipment
JP2009194196A (ja) 半導体装置の製造方法および半導体装置
US9466796B2 (en) Electronic device having thin film transistor using organic semiconductor and method of manufacturing the same
KR100340879B1 (ko) 반도체 소자의 미세 패턴 형성방법 및 이를 이용한 게이트 전극 형성방법
US7026236B2 (en) Method of forming multilayer interconnection structure, method of manufacturing circuit board, and method of manufacturing device
US9324577B2 (en) Modified self-aligned contact process and semiconductor device
US7375774B2 (en) Method of manufacturing semiconductor device
TWI251322B (en) Method of forming multilayer interconnection structure, and manufacturing method for multilayer wiring boards
JP2005032759A (ja) 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法
JP2005236186A (ja) 半導体装置とその製造方法並びに電子機器
JP4617642B2 (ja) 配線基板の製造方法、及び電気光学装置の製造方法
KR100390948B1 (ko) 반도체 소자의 콘택홀 형성 방법
JP2005236187A (ja) 半導体装置の製造方法、電子機器
KR20090026683A (ko) 반도체 소자의 패턴 형성방법
KR100358144B1 (ko) 아날로그 소자의 제조 방법
Yudasaka et al. W/(Z/ZZV/Aw
JP2004165286A (ja) 薄膜トランジスタの製造方法
KR100571389B1 (ko) 반도체 소자의 제조 방법
JP2005209783A (ja) 半導体装置の製造方法
KR20100053897A (ko) 반도체 소자의 콘택홀 제조 방법
KR20000045856A (ko) 게이트전극 형성방법
KR19990057899A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060403

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100531

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100622