KR20090026683A - 반도체 소자의 패턴 형성방법 - Google Patents
반도체 소자의 패턴 형성방법 Download PDFInfo
- Publication number
- KR20090026683A KR20090026683A KR1020070091799A KR20070091799A KR20090026683A KR 20090026683 A KR20090026683 A KR 20090026683A KR 1020070091799 A KR1020070091799 A KR 1020070091799A KR 20070091799 A KR20070091799 A KR 20070091799A KR 20090026683 A KR20090026683 A KR 20090026683A
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous carbon
- carbon film
- pattern
- region
- target layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 119
- 238000005530 etching Methods 0.000 claims abstract description 57
- 239000000463 material Substances 0.000 claims description 18
- 230000007261 regionalization Effects 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 55
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000000758 substrate Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 미세 패턴을 구현하기 위하여 하드마스크막으로서 비정질 탄소막을 사용하는 반도체 소자의 미세 패턴 형성방법에 있어서, 반도체 기판 상에 패턴이 형성되는 제1영역, 패턴이 형성되지 않는 제2영역과 패턴이 형성되는 제3영역 및 패턴이 형성되지 않는 제4영역이 순차적으로 반복되어 구비된 식각대상층을 형성하는 단계와, 상기 식각대상층 상에 하드마스크용 비정질 탄소막을 형성하는 단계와, 상기 식각대상층의 제1영역과 제3영역 상에 형성된 비정질 탄소막 부분이 상기 식각대상층의 제2영역과 제4영역 상에 형성된 비정질 탄소막 부분 보다 치밀화되도록 상기 비정질 탄소막을 자외선 처리하는 단계와, 상기 식각대상층의 제2영역 및 제4영역 상에 형성된 비정질 탄소막 부분을 제거하여 식각대상층의 제2영역 및 제4영역을 노출하는 하드마스크패턴을 형성하는 단계 및 상기 하드마스크패턴을 이용해서 상기 노출된 식각대상층을 식각하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 패턴 형성방법에 관한 것으로, 보다 상세하게는, 하드마스크막인 비정질 탄소막을 사용하여 미세 패턴을 구현할 수 있는 반도체 소자의 패턴 형성방법에 관한 것이다.
반도체 소자의 고집적화에 따라 반도체 소자의 디자인 룰(design rule)은 점점 감소하고 있는데, 이러한 추세에서 미세화된 패턴을 구현하기 위하여 하드마스크막으로서 비정질 탄소막(armorphous carbon film)을 사용하는 연구가 진행되고 있다.
상기 하드마스크막으로서 비정질 탄소막을 사용하게 되면, 감광막 마진의 확보가 유리하여 감광막의 높이를 낮게 가져갈 수 있게 되고, 이를 통해, 감광막의 높은 두께로 인한 감광막의 쓰러짐 현상 등을 방지할 수 있는 효과를 가지게 된다.
그러나, 반도체 소자의 집적도가 증가하게 되면서 현재의 노광 장비로는 40㎚ 이하의 미세 패턴을 구현하기 위한 하드마스크막으로서 비정질 탄소막을 사용하는 것에 한계가 오고 있다.
이에, 상기와 같은 어려움을 극복하기 위하여 다음과 같은 공정으로 반도체 소자의 미세 패턴을 구현하는 방법이 개발되고 있다.
도 1a 내지 도 1c는 종래의 기술에 따른 반도체 소자의 미세 패턴 형성방법을 설명하기 위한 공정별 단면도로서, 이를 참조하여 설명하면 다음과 같다.
도 1a를 참조하면, 식각대상층(110)이 형성된 반도체기판(100) 상에 제1하드마스크막(120)과 산화막(130)을 형성한 후, 상기 산화막(130) 상에 제2하드마스크막(140)을 형성한다. 상기 제1하드마스크막(120)은 제1비정질 탄소막으로 형성하고, 상기 제2하드마스크막(140)은 제2비정질 탄소막 또는 폴리실리콘막을 형성한다.
그런다음, 상기 제2하드마스크막(140) 상에 패턴 형성을 노출시키는 감광막 패턴(150)을 형성한다.
도 1b를 참조하면, 상기 감광막 패턴(150)을 식각마스크로 이용해서 상기 제2하드마스크막(140)을 패터닝한 후, 상기 감광막 패턴을 제거한다. 그런다음, 상기 패터닝된 제2하드마스크막(140)을 포함한 산화막(130) 상에 스페이서용 물질을 증착한 후, 상기 스페이서용 물질을 식각하여 상기 패터닝된 제2하드마스크막(140)의 양측벽에 스페이서(160)를 형성한다.
도 1c를 참조하면, 상기 제2하드마스크막을 제거한 후, 상기 스페이서(160)를 식각마스크로 이용하여 상기 산화막(130)과 제1하드마스크막(120)을 식각한다. 그런다음, 상기 산화막을 제거한다.
이후, 도시하지는 않았으나, 상기 패터닝된 제1하드마스크막을 이용하여 상 기 식각대상층을 식각하고, 이로써, 종래 기술에 따른 반도체 소자의 미세 패턴을 완성한다.
전술한 바와 같이, 종래 기술에서는 상기 제2하드마스크막의 양측에 형성된 스페이서를 통해 미세 패턴을 구현할 수 있는 하드마스크 패턴을 형성하였다.
그런데, 반도체 소자의 고집적화로 인하여 종래의 기술에 따른 반도체 소자의 미세 패턴 형성방법에는 다음과 같은 한계점이 나타나고 있는 실정이다.
먼저, 종래의 기술에서는 반드시 스페이서 물질로 스텝 커버리지(step coverage)가 우수한 물질을 사용해야 하는데, 이러한 물질로는 LP-TEOS막 또는 700℃ 이상의 고온에서 형성된 막이어야 한다.
그런데, 상기와 같은 물질을 스페이서로 사용하여 제1하드마스크막인 비정질 탄소막 상에 형성하게 되는 경우, 상기 비정질 탄소막의 아웃-개싱(out- gassing) 현상이 발생하고 된다.
또한, 종래의 기술에서는 접착력이 취약한 상기 제1하드마스크막인 비정질 탄소막 상에 산화막 및 제2하드마스크막과 같은 다른 물질이 적층으로 형성하기 되면 비정질 탄소막이 리프팅되는 현상도 발생 될 소지가 높아지고 있다.
본 발명은 미세 패턴을 구현하기 위한 안정적인 하드마스크패턴을 형성할 수 있는 반도체 소자의 패턴 형성방법을 제공함에 그 목적이 있다.
본 발명은 미세 패턴을 구현하기 위하여 하드마스크막으로서 비정질 탄소막을 사용하는 반도체 소자의 미세 패턴 형성방법에 있어서, 반도체 기판 상에 패턴이 형성되는 제1영역, 패턴이 형성되지 않는 제2영역과 패턴이 형성되는 제3영역 및 패턴이 형성되지 않는 제4영역이 순차적으로 반복되어 구비된 식각대상층을 형성하는 단계; 상기 식각대상층 상에 하드마스크용 비정질 탄소막을 형성하는 단계; 상기 식각대상층의 제1영역과 제3영역 상에 형성된 비정질 탄소막 부분이 상기 식각대상층의 제2영역과 제4영역 상에 형성된 비정질 탄소막 부분 보다 치밀화되도록 상기 비정질 탄소막을 자외선 처리하는 단계; 상기 식각대상층의 제2영역 및 제4영역 상에 형성된 비정질 탄소막 부분을 제거하여 식각대상층의 제2영역 및 제4영역을 노출하는 하드마스크패턴을 형성하는 단계; 및 상기 하드마스크패턴을 이용해서 상기 노출된 식각대상층을 식각하는 단계;를 포함하는 반도체 소자의 패턴 형성방법을 제공한다.
여기서, 상기 비정질 탄소막은 다공성의 비정질 탄소막으로 형성하는 것을 포함한다.
상기 비정질 탄소막을 형성하는 단계 후, 상기 비정질 탄소막을 자외선 처리하는 단계 전, 상기 비정질 탄소막 상에 산화막을 형성하는 단계를 포함한다.
상기 비정질 탄소막에 자외선 처리를 수행하는 단계는, 상기 식각대상층의 제1영역과 제2영역 및 제3영역 상에 형성된 비정질 탄소막 부분을 1차 자외선 처리하는 단계; 및 상기 1차 자외선 처리된 비정질 탄소막 중에서 상기 식각대상층의 제1영역과 제3영역 상에 형성된 비정질 탄소막 부분을 포함한 상기 식각대상층의 제4영역 상에 형성된 비정질 탄소막 부분을 2차 자외선 처리하는 단계;로 구성하는 것을 포함한다.
또한, 본 발명은 반도체 기판 상에 패턴이 형성되는 제1영역, 패턴이 형성되지 않는 제2영역과 패턴이 형성되는 제3영역 및 패턴이 형성되지 않는 제4영역이 순차적으로 반복되어 구비된 식각대상층을 형성하는 단계; 상기 식각대상층 상에 하드마스크용 비정질 탄소막을 형성하는 단계; 상기 비정질 탄소막 상에 상기 식각대상층의 제1영역과 제2영역 및 제3영역을 노출하는 제1마스크패턴을 형성하는 단계; 상기 노출된 비정질 탄소막 부분을 1차 자외선 처리하는 단계; 상기 제1마스크패턴을 제거하는 단계; 상기 1차 자외선 처리된 부분을 포함하는 비정질 탄소막 상에 상기 식각대상층의 제1영역과 제3영역 및 제4영역을 노출하는 제2마스크패턴을 형성하는 단계; 상기 노출된 비정질 탄소막 부분을 2차 자외선 처리하는 단계; 상기 제2마스크패턴을 제거하는 단계; 상기 식각대상층의 제2영역과 제4영역 상에 형성된 비정질 탄소막을 제거하여 상기 식각대상층의 제2영역 및 제4영역을 노출하는 하드마스크패턴을 형성하는 단계; 및 상기 하드마스크패턴을 이용하여 상기 노출된 식각대상층을 식각하는 단계;를 포함하는 반도체 소자의 패턴 형성방법을 제공한다.
여기서, 상기 비정질 탄소막은 다공성의 비정질 탄소막으로 형성하는 것을 포함한다.
상기 비정질 탄소막을 형성하는 단계 후, 상기 제1마스크패턴을 형성하는 단계 전, 상기 비정질 탄소막 상에 산화막을 형성하는 단계를 더 포함한다.
상기 제1마스크패턴 및 제2마스크패턴은 감광물질로 형성하는 것을 포함한다.
본 발명은 하드마스크막인 비정질 탄소막에 선택적으로 자외선 처리를 2번 수행함으로써, 스페이서를 이용하지 않고 비정질 탄소막 자체로 미세 CD를 조절하여 미세 패턴을 구현하는 하드마스크패턴을 형성할 수 있다.
이처럼, 본 발명은 하드마스크패턴 형성시 스페이서를 이용하지 않게 되므로, 스페이서 물질로 스텝 커버리지가 좋은 물질을 찾아야 하는 어려움을 해결할 수 있다.
또한, 본 발명은 단일막의 비정질 탄소막을 하드마스크막으로 사용함으로써, 비정질 탄소막 상에 여러층을 적층하는데서 오는 비정질 탄소막의 리프팅 현상을 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은 하드마스크로서 사용하는 비정질 탄소막에 2번의 자외선 처리 공정을 수행하여 하드마스크패턴으로 사용되는 비정질 탄소막 부분은 치밀화되도록 하고, 식각으로 제거되는 비정질 탄소막 부분은 밀도가 낮은 다공성을 갖도록 한다.
이처럼, 본 발명은 2번의 자외선 처리를 통해 비정질 탄소막의 두 영역에 밀도 차이가 발생시켜서 상대적으로 밀도가 낮은 다공성의 비정질 탄소막 부분을 선택적으로 제거할 수 있도록 하고, 그래서, 남겨진 밀도가 높은 비정질 탄소막 부분을 하드마스크패턴으로 사용할 수 있게 된다.
따라서, 본 발명은 40㎚ 이하의 미세 패턴을 구현하기 위한 하드마스크패턴의 형성시 단일막의 비정질 탄소막만으로 미세 패턴을 구현하는 하드마스크패턴의 형성이 가능하게 된다.
그러므로, 본 발명은 종래에서 미세 패턴을 구현하기 위한 하드마스크패턴을 형성하기 위하여 스페이서를 사용하였던 공정을 스킵할 수 있게 되어, 상기 스페이서 물질로 스텝 커버리지가 좋은 물질을 찾아야 하는 어려움은 없다.
또한, 본 발명은 단일막의 비정질 탄소막을 하드마스크막으로 사용함으로써 상기 비정질 탄소막 상에 여러층을 적층하는데서 오는 비정질 탄소막의 리프팅 현상을 방지할 수 있다.
자세하게는, 도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 참조하여 설명하면 다음과 같다.
도 2a를 참조하면, 반도체 기판(200)상에 패턴이 형성되는 제1영역(211), 패턴이 형성되지 않는 제2영역(212)과 패턴이 형성되는 제3영역(213) 및 패턴이 형성되지 않는 제4영역(214)이 순차적으로 반복되어 구비된 식각대상층(210)과 하드마스크용 비정질 탄소막(220)을 형성한다. 상기 비정질 탄소막(220)을 다공성(porous)의 비정질 탄소막으로 형성한다.
그런다음, 상기 비정질 탄소막(220) 상에 얇은 두께로 산화막(230)을 형성한 다. 상기 산화막(230)은 후속의 감광막패턴 제거시, 상기 비정질 탄소막(220)이 어택(attack)을 받는 것을 방지하기 위하여 형성한다.
도 2b를 참조하면, 상기 산화막(230) 상에 상기 식각대상층(210)의 제1영역(211)과 제2영역(212) 및 제3영역(213) 상에 형성된 산화막(230) 부분을 노출하는 제1마스크패턴(250)을 형성한다. 상기 제1마스크패턴(250)은 감광물질로 형성한다.
그런다음, 상기 제1마스크패턴(250)을 이온주입 마스크로 이용하여 상기 제1마스크패턴(250)에 의해 노출된 산화막(230) 부분과 비정질 탄소막(220) 부분을 1차 자외선 처리(UV treatment)한다.
상기 1차 자외선 처리를 통해 상기 식각대상층(210)의 제1영역(211)과 제2영역(212) 및 제3영역(213) 상에 형성된 비정질 탄소막(220) 부분이 식각대상층(210)의 제4영역(214)상에 형성된 비정질 탄소막(220) 부분 보다 막의 치밀도가 높아지게 된다.
도 2c를 참조하면, 상기 제마스크패턴을 공지된 공정에 따라 제거한 후, 상기 1차 자외선 처리된 산화막 중에서 상기 식각대상층(210)의 제1영역(211)과 제3영역(213) 상에 형성된 부분을 포함하여 상기 식각대상층(210)의 제4영역(214) 상에 형성된 산화막(230) 상에 제2마스크패턴(260)을 형성한다. 상기 제2마스크패턴(260)은 감광물질로 형성한다.
그런다음, 상기 제2마스크패턴(260)을 이온주입 마스크로 이용하여 상기 제2마스크패턴(260)에 의해 노출된 산화막(230) 부분과 비정질 탄소막(220)에 2차 자 외선 처리한다.
상기 2차 자외선 공정을 통해 상기 식각대상층(210)의 제1영역(211)과 제3영역(213) 상에 형성된 비정질 탄소막(220) 부분이 식각대상층(210)의 제2영역(212)과 제4영역(214) 상에 형성된 비정질 탄소막(200) 부분 보다 막의 치밀도가 높아지게 된다.
도 2d를 참조하면, 상기 제2마스크패턴을 공지된 공정에 따라 제거한 후, 상기 산화막을 제거한다.
상기에 전술한 바와 같이, 본 발명은 상기 식각대상층(210)의 패턴이 형성되는 제1영역(211)과 패턴이 형성되는 제3영역(213) 상에 형성된 비정질 탄소막 부분(A부분)은 자외선 처리가 2번 수행되며, 상기 식각대상층(210)의 패턴이 형성되지 않은 제2영역(212)과 패턴이 형성되지 않는 제4영역(214) 상에 형성된 비정질 탄소막 부분(212부분)은 자외선 처리가 1번 수행된다.
이처럼, 본 발명은 상기 식각대상층(210)의 제1영역(211)과 제3영역(213) 상에 형성된 상기 비정질 탄소막 부분(A부분)은 식각대상층(210)의 제2영역(212)과 제4영역(214) 상에 형성된 비정질 탄소막 부분(B부분) 보다 1번의 자외선 처리가 더 수행되었기 때문에 상기 식각대상층(210)의 제1영역(211)과 제3영역(213) 상에 형성된 형성된 비정질 탄소막 부분(A부분)이 식각대상층(210)의 제2영역(212)과 제4영역(214) 상에 형성된 비정질 탄소막(B부분) 보다 막의 치밀도가 높아지게 된다.
도 2e를 참조하면, 상기 비정질 탄소막(220)에 식각 공정을 수행하여 상기 식각대상층의 제2영역과 제4영역 상에 형성된 비정질 탄소막 부분을 선택적으로 제 거하여, 이로써, 하드마스크 패턴(270)을 형성한다.
바람직하게, 자외선 처리가 2번 진행된 비정질 탄소막 부분(A부분)은 상기 자외선 처리가 1번 수행된 비정질 탄소막 부분(B부분) 보다 밀도가 높다. 그래서, 상기 비정질 탄소막의 식각 공정시, 상기 자외선 처리가 2번 진행된 비정질 탄소막 부분(A부분) 보다 자외선 처리가 1번 진행된 비정질 탄소막 부분(B부분)이 우선 제거된다.
따라서, 상기 비정질 탄소막의 식각 공정시 상기 자외선 처리가 2번 진행된 비정질 탄소막 부분, 즉, 상기 식각대상층의 패턴 형성 영역인 제1영역(211) 및 제3영역(213) 상에 형성된 비정질 탄소막 부분만이 패턴 형태로 남게 된다.
도 2f를 참조하면, 상기 하드마스크 패턴(270)을 식각마스크로 이용해서 상기 하드마스크패턴(270)에 의해 노출된 식각대상층(210) 부분, 즉, 패턴 형성 영역이 아닌 제2영역(212) 및 제4영역(214) 부분을 식각하여, 이를 통해, 반도체 소자의 미세 패턴(280)을 형성한다.
전술한 바와 같이, 본 발명은 하드마스크인 비정질 탄소막에 선택적으로 자외선 공정을 2번 수행하여 상기 비정질 탄소막의 두 영역, 바람직하게는, 식각대상층의 패턴 형성 영역 상에 형성된 비정질 탄소막 부분과 식각대상층의 패턴 형성 외 영역 상에 형성된 비정질 탄소막 부분의 밀도를 다르게 한다.
따라서, 본 발명은 상기 식각대상층의 패턴 형성 외 영역 상에 형성된 비정질 탄소막을 선택적으로 제거할 수 있고, 그래서, 단일막의 비정질 탄소막으로 인하여 미세 패턴을 구현할 수 있는 하드마스크 패턴을 형성할 수 있다.
그러므로, 본 발명은 종래에서 40㎚ 이하의 미세 패턴을 구현하고자 사용하였던 스페이서를 사용하지 않아도 되기 때문에, 상기 스페이서 물질로 스텝 커버리지가 좋은 물질을 찾아야 하는 어려움을 해결할 수 있다.
또한, 본 발명은 단일막의 비정질 탄소막을 하드마스크막으로 사용함으로써 상기 비정질 탄소막 상에 여러층을 적층하는데서 오는 비정질 탄소막의 리프팅 현상을 방지할 수 있다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 미세 패턴 형성방법을 설명하기 위한 공정별 단면도.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 모스펫 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
200: 반도체 기판 210: 식각대상층
220: 하드마스크용 비정질 탄소막 230: 산화막
250: 제1감광막패턴 260: 제2감광막패턴
270: 하드마스크 패턴 280: 미세 패턴
Claims (8)
- 미세 패턴을 구현하기 위하여 하드마스크막으로서 비정질 탄소막을 사용하는 반도체 소자의 미세 패턴 형성방법에 있어서,반도체 기판 상에 패턴이 형성되는 제1영역, 패턴이 형성되지 않는 제2영역과 패턴이 형성되는 제3영역 및 패턴이 형성되지 않는 제4영역이 순차적으로 반복되어 구비된 식각대상층을 형성하는 단계;상기 식각대상층 상에 하드마스크용 비정질 탄소막을 형성하는 단계;상기 식각대상층의 제1영역과 제3영역 상에 형성된 비정질 탄소막 부분이 상기 식각대상층의 제2영역과 제4영역 상에 형성된 비정질 탄소막 부분 보다 치밀화되도록 상기 비정질 탄소막을 자외선 처리하는 단계;상기 식각대상층의 제2영역 및 제4영역 상에 형성된 비정질 탄소막 부분을 제거하여 식각대상층의 제2영역 및 제4영역을 노출하는 하드마스크패턴을 형성하는 단계; 및상기 하드마스크패턴을 이용해서 상기 노출된 식각대상층을 식각하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
- 제 1 항에 있어서,상기 비정질 탄소막은 다공성의 비정질 탄소막으로 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
- 제 1 항에 있어서,상기 비정질 탄소막을 형성하는 단계 후, 상기 비정질 탄소막을 자외선 처리하는 단계 전, 상기 비정질 탄소막 상에 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
- 제 1 항에 있어서,상기 비정질 탄소막에 자외선 처리를 수행하는 단계는,상기 식각대상층의 제1영역과 제2영역 및 제3영역 상에 형성된 비정질 탄소막 부분을 1차 자외선 처리하는 단계; 및상기 1차 자외선 처리된 비정질 탄소막 중에서 상기 식각대상층의 제1영역과 제3영역 상에 형성된 비정질 탄소막 부분을 포함한 상기 식각대상층의 제4영역 상에 형성된 비정질 탄소막 부분을 2차 자외선 처리하는 단계;로 구성하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
- 반도체 기판 상에 패턴이 형성되는 제1영역, 패턴이 형성되지 않는 제2영역과 패턴이 형성되는 제3영역 및 패턴이 형성되지 않는 제4영역이 순차적으로 반복되어 구비된 식각대상층을 형성하는 단계;상기 식각대상층 상에 하드마스크용 비정질 탄소막을 형성하는 단계;상기 비정질 탄소막 상에 상기 식각대상층의 제1영역과 제2영역 및 제3영역 을 노출하는 제1마스크패턴을 형성하는 단계;상기 노출된 비정질 탄소막 부분을 1차 자외선 처리하는 단계;상기 제1마스크패턴을 제거하는 단계;상기 1차 자외선 처리된 부분을 포함하는 비정질 탄소막 상에 상기 식각대상층의 제1영역과 제3영역 및 제4영역을 노출하는 제2마스크패턴을 형성하는 단계;상기 노출된 비정질 탄소막 부분을 2차 자외선 처리하는 단계;상기 제2마스크패턴을 제거하는 단계;상기 식각대상층의 제2영역과 제4영역 상에 형성된 비정질 탄소막을 제거하여 상기 식각대상층의 제2영역 및 제4영역을 노출하는 하드마스크패턴을 형성하는 단계; 및상기 하드마스크패턴을 이용하여 상기 노출된 식각대상층을 식각하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
- 제 5 항에 있어서,상기 비정질 탄소막은 다공성의 비정질 탄소막으로 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
- 제 5 항에 있어서,상기 비정질 탄소막을 형성하는 단계 후, 상기 제1마스크패턴을 형성하는 단계 전, 상기 비정질 탄소막 상에 산화막을 형성하는 단계를 더 포함하는 것을 특징 으로 하는 반도체 소자의 패턴 형성방법.
- 제 5 항에 있어서,상기 제1마스크패턴 및 제2마스크패턴은 감광물질로 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070091799A KR100891532B1 (ko) | 2007-09-10 | 2007-09-10 | 반도체 소자의 패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070091799A KR100891532B1 (ko) | 2007-09-10 | 2007-09-10 | 반도체 소자의 패턴 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090026683A true KR20090026683A (ko) | 2009-03-13 |
| KR100891532B1 KR100891532B1 (ko) | 2009-04-03 |
Family
ID=40694587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070091799A KR100891532B1 (ko) | 2007-09-10 | 2007-09-10 | 반도체 소자의 패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100891532B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150007287A (ko) * | 2012-05-10 | 2015-01-20 | 어플라이드 머티어리얼스, 인코포레이티드 | 높은 필름 밀도 및 높은 에칭 선택비를 갖는 비정질 탄소 층의 증착 |
| CN104752156A (zh) * | 2013-12-30 | 2015-07-01 | 昆山国显光电有限公司 | 一种纳米碳质材料薄膜图案化的方法和设备 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100223325B1 (ko) * | 1995-12-15 | 1999-10-15 | 김영환 | 반도체 장치의 미세패턴 제조방법 |
| KR100539257B1 (ko) * | 2004-04-07 | 2005-12-27 | 삼성전자주식회사 | 패턴 형성을 위한 반도체 구조 및 패턴 형성 방법 |
| KR101226076B1 (ko) * | 2005-11-30 | 2013-01-24 | 한국과학기술연구원 | 나노자성체의 2차원 배열구조 제조방법 |
-
2007
- 2007-09-10 KR KR1020070091799A patent/KR100891532B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150007287A (ko) * | 2012-05-10 | 2015-01-20 | 어플라이드 머티어리얼스, 인코포레이티드 | 높은 필름 밀도 및 높은 에칭 선택비를 갖는 비정질 탄소 층의 증착 |
| CN104752156A (zh) * | 2013-12-30 | 2015-07-01 | 昆山国显光电有限公司 | 一种纳米碳质材料薄膜图案化的方法和设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100891532B1 (ko) | 2009-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9159579B2 (en) | Lithography using multilayer spacer for reduced spacer footing | |
| US8802510B2 (en) | Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing | |
| US9153458B2 (en) | Methods of forming a pattern on a substrate | |
| KR100780652B1 (ko) | 반도체 소자 제조방법 | |
| JP2009194196A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100875660B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| US9268228B2 (en) | Techniques for patterning a substrate | |
| KR101098062B1 (ko) | 반도체 소자의 형성방법 | |
| KR100891532B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| JP2007110077A (ja) | 半導体素子のコンタクトホール形成方法 | |
| KR20070113604A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| US9348230B2 (en) | Method of manufacturing semiconductor device | |
| KR100525925B1 (ko) | 반도체 소자의 트렌치 형성방법 | |
| KR100807074B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20120037254A (ko) | 반도체 소자의 제조 방법 | |
| KR100710193B1 (ko) | 반도체 소자의 형성방법 | |
| KR100587595B1 (ko) | 반도체소자의 제조방법 | |
| KR101070307B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100275934B1 (ko) | 반도체장치의 미세도전라인 형성방법 | |
| KR100356478B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100460718B1 (ko) | 금속 절연체 금속 캐패시터 제조 방법 | |
| KR100446431B1 (ko) | 반도체 소자의 게이트 제조 방법 | |
| KR100390999B1 (ko) | 반도체소자의 형성방법 | |
| KR100365756B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR101167192B1 (ko) | 고전압 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |