KR100525925B1 - 반도체 소자의 트렌치 형성방법 - Google Patents
반도체 소자의 트렌치 형성방법 Download PDFInfo
- Publication number
- KR100525925B1 KR100525925B1 KR10-2003-0047630A KR20030047630A KR100525925B1 KR 100525925 B1 KR100525925 B1 KR 100525925B1 KR 20030047630 A KR20030047630 A KR 20030047630A KR 100525925 B1 KR100525925 B1 KR 100525925B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- ion implantation
- semiconductor substrate
- implantation process
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 102
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000005530 etching Methods 0.000 claims abstract description 40
- 238000005468 ion implantation Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 230000007547 defect Effects 0.000 claims abstract description 15
- 125000006850 spacer group Chemical group 0.000 claims description 14
- 150000002500 ions Chemical class 0.000 claims description 13
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 239000011261 inert gas Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 229910052734 helium Inorganic materials 0.000 claims description 5
- 230000000737 periodic effect Effects 0.000 claims description 5
- 229910052724 xenon Inorganic materials 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 229910052743 krypton Inorganic materials 0.000 claims 2
- 229910052754 neon Inorganic materials 0.000 claims 2
- 230000000694 effects Effects 0.000 abstract description 7
- 150000004767 nitrides Chemical class 0.000 description 9
- 239000007789 gas Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000008239 natural water Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 트렌치 형성방법에 관한 것으로, 트렌치가 형성되기전 상기 트렌치가 형성될 반도체 기판의 영역에 대하여 이온주입공정을 실시하여 상기 영역에 격자결함을 유발시킴으로써 후속 트렌치 형성공정시 상기 영역에서의 식각속도를 빠르게 가져가고, 이로 인하여, 패턴의 가장자리에서 발생되는 마이크로 트렌치를 억제하고, 동시에 패턴 사이즈별로 발생되는 마이크로 로딩효과 또한 억제할 수 있는 반도체 소자의 트렌치 형성방법이 개시된다.
Description
본 발명은 반도체 소자의 트렌치 형성방법에 관한 것으로, 특히 트렌치(trench)를 형성하기 위한 식각공정시 발생되는 마이크로 트렌치(micro trench) 및 마이크로 로딩 효과(micro loading effect)를 제어할 수 있는 반도체 소자의 트렌치 형성방법에 관한 것이다.
최근 반도체 소자가 고집적화 및 고성능화되어 감에 따라 반도체 소자의 제조기술 또한 고집적화가 요구되고 있다. MOSFET(Metal Oxide Semiconductor Field Effect Transistor)의 게이트의 선폭 축소기술과 더불어 소자의 분리기술이 반도체 소자의 고집적화에 가장 밀접하게 연관되어 있다. 소자의 분리기술로는 주로 R-LOCOS(Recessed-LOCal Oxidation of Silicon) 기술이 많이 사용되어 오고 있다. 그러나, 그러나, 0.25㎛ 이하급부터는 거의 모든 소자에 트렌치(trench) 형성기술이 이용되고 있다.
현재의 트렌치 형성기술을 이용한 소자 분리기술은 실리콘 기판을 건식식각할 때, 마이크로 트렌치(micro trench)가 예기치 않게 주로 발생된다. 그리고, 그 주변의 격자결함에 의한 응력장으로 인하여 소자에 전압을 인가하고 전류를 흘릴 경우, 누설전류(leakage current) 등이 발생됨으로 인해 소자의 신뢰성에 치명적인 손상을 주게 된다. 더욱이 마이크로 로딩효과(micro loading effect)에 의해 스페이스(space)별 트렌치의 깊이가 달라지게 된다. 실리콘 기판 상에 패드 산화막(예컨대, 30Å 내지 200Å)과 패드 질화막(예컨대, 500Å 내지 2000Å)이 증착되고, 포토레지스트 패턴(photoresist pattern)(예컨대, 5000Å 내지 12000Å)이 형성된다. 이후, 상기 포토레지스트 패턴을 식각 마스크로 이용한 건식식각공정이 진행될 때, 트렌치의 밀도차에 따라 식각속도의 차이가 유발되고, 이로 인하여 트렌치가 조밀하게 형성된 지역(이하, '조밀지역'이라 함)과 조밀하지 않고 넓게 형성된 지역(이하, '넓은지역'이라 함) 간에 있어서 트렌치 깊이가 달라지게 된다. 예컨대, 트렌치 깊이가 2000Å일 경우는 식각장치의 성능 및 상태에 따라 식각깊이가 1700Å 내지 2300Å 정도로 변동을 일으킬 수 있다. 이러한 현상은 웨이퍼 부위별 또는 웨이퍼별로 소자 분리의 특성차를 유발시킬 수 있다.
이러한 현상이 발생되는 주(main)된 이유는 식각공정시 생성되는 식각 부산물이 빠져 나가야 할 높이가 너무 높고, 이온과 래디칼(radical)이 식각되는 표면까지 이르는데 방해를 받아 조밀한 부분과 넓은 부분 간의 식각속도의 차이를 유발하는 주된 원인이 되기 때문이다. 이는, 향후 0.13㎛ 이하급의 고성능 반도체 소자일 경우에는 그 영향이 매우 심각하고, 이러한 식각속도의 차이에 의한 식각 깊이의 차이는 결국 조밀한 부분과 넓은 부분의 펀치 스루(punch throutgh), 문턱전압(threshold voltage), 채널전압(channel voltage) 등 소자 분리시의 산화막의 전기적인 특성에 차이를 가져오게 된다.
따라서, 본 발명의 바람직한 실시예에서는 트렌치(trench)를 형성하기 위한 식각공정시 발생되는 마이크로 트렌치(micro trench) 및 마이크로 로딩 효과(micro loading effect)를 제어하는데 그 목적이 있다.
본 발명의 바람직한 실시예의 일측면에 따르면, 반도체 기판 상에 제1 및 제2 패드막이 증착되는 단계와, 상기 제1 및 제2 패드막이 패터닝되어 상기 반도체 기판이 노출되는 단계와, 노출되는 상기 반도체 기판에 이온주입공정을 실시하여 상기 이온주입공정에 의해 이온이 주입된 상기 반도체 기판의 영역에 격자결함이 유발되는 단계와, 트렌치 식각 마스크를 이용한 식각공정을 실시하여 상기 단계에서 격자결함이 유발된 상기 반도체 기판의 영역이 격자결함이 유발되지 않은 지역보다 빠르게 식각되어 트렌치가 형성되는 단계를 포함하는 반도체 소자의 트렌치 형성방법이 제공된다.
또한, 본 발명의 바람직한 실시예의 다른 측면에 따르면, 반도체 기판 상에 제1 및 제2 패드막이 증착되는 단계와, 상기 제1 및 제2 패드막이 패터닝되는 단계와, 패터닝되는 상기 제1 및 제2 패드막의 내측벽에 스페이서가 형성되는 단계와, 상기 스페이서 사이를 통해 노출되는 상기 반도체 기판에 제1 이온주입공정이 실시되는 단계와, 식각공정을 실시하여 상기 스페이서의 두께가 감소되어 후속 공정을 통해 형성될 트렌치의 선폭이 증가되는 단계와, 상기 반도체 기판에 제2 이온주입공정이 실시되는 단계와, 상기 제1 및 제2 이온주입공정에 의해 격자결함이 유발된 상기 반도체 기판의 영역을 식각하여 트렌치가 형성되는 단계를 포함하는 반도체 소자의 트렌치 형성방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1 내지 도 6는 본 발명의 실시예에 따른 반도체 소자의 트렌치 형성방법을 설명하기 위하여 도시된 단면도들이다. 여기서, 도 1 내지 도 6에 도시된 참조부호들 중 서로 동일한 참조부호는 동일한 기능을 하는 동일한 구성요소를 가리킨다.
도 1을 참조하면, 전처리 세정공정(pre-cleanning)에 의해 세정된 반도체 기판(10)이 제공된다. 이때, 전처리 세정공정은 DHF(Diluted HF)로 세정된 후, SC-1(NH4OH/H2O2/H2O) 용액으로 세정되거나, BOE(Buffer Oxide Etchant) 용액으로 세정된 후 SC-1로 세정된다.
상기와 같이, 전처리 세정공정에 의해 세정된 반도체 기판(10) 상에는 패드 산화막(12)이 증착된다. 이때, 패드 산화막(12)은 반도체 기판(10)의 상부표면의 결정결함 또는 표면처리를 위하여, 750℃ 내지 800℃의 온도범위에서 건식 또는 습식산화방식으로 산화공정을 실시하여 30Å 내지 500Å의 두께로 형성되는 것이 바람직하다. 이후, 상기 패드 산화막(12) 상부에는 패드 질화막(14)이 증착된다. 이때, 패드 질화막(14)은 질화막 또는 질산화막으로 형성될 수 있다. 또한, 패드 질화막(14)은 후속 트렌치(24; 도 6참조)에 매립되는 소자 분리막용 HDP(High Density Plasma) 산화막(미도시)의 높이를 고려하여 500Å 내지 3000Å으로 증착되는 것이 바람직하다. 이후, 상기 패드 질화막(14) 상부에는 캡핑층(16)이 증착된다. 이때, 캡핑층(16)은 산화막으로 형성되고, 300Å 내지 2000Å의 두께로 증착되는 것이 바람직하다,
상기 캡핑층(16) 까지 증착된 후, 전체 구조 상부에는 포토레지스트(photoresist; 미도시)가 도포된 후 포토 마스크(photo mask)를 이용한 노광공정 및 현상공정을 실시하여 포토레지스트 패턴(18)이 형성된다. 이후, 상기 포토레지스트 패턴(18)을 식각 마스크로 이용한 식각공정을 실시하여 캡핑층(16), 패드 질화막(14) 및 패드 산화막(12)이 모두 패터닝되거나, 패드 산화막(12)이 일정 두께로 잔류되도록 패터닝될 수 있다. 패드 산화막(12)을 일정 두께로 잔류시키는 이유는 상기 식각공정에 의해 반도체 기판(10)의 상부가 손상(damage)을 받는 것을 방지하기 위함이다. 여기서, 상기 패드 산화막(12)이 일정 두께로 잔류되는 경우 잔류되는 패드 산화막(12)은 후속 스페이서(20; 도 2참조) 형성공정시 완전히 패터닝된다. 이때, 상기 식각공정에서는 건식식각방식으로 CxHyFz(x,y,z는 0 또는 자연수) 가스가 주(main) 식각가스로 이용되고, SF6, Cl2, N2, O2, HBr, Ar 및 He 중 어느 하나의 가스가 첨가가스로 이용된다. 이후, 상기 포토레지스트 패턴(18)은 스트립 공정(strip)을 통해 제거된다.
도 2를 참조하면, 도 1에서 패터닝된 패드 산화막(12), 패드 질화막(14) 및 캡핑층(16)의 내측벽에는 스페이서(20)가 형성된다. 스페이서(20)는 산화막 계열의 물질이 전체 구조 상부에 증착된 후 식각공정을 통해 형성된다. 이때, 상기 스페이서(20)는 100Å 내지 1000Å의 두께로 형성되는 것이 바람직하다. 상기 식각공정은 도 1에서 실시되는 식각공정과 동일한 방법으로 실시될 수 있으며, 이 외에도, 식각 마스크 없이 블랭켓(blanket) 또는 에치백(etch back) 방식으로 실시될 수 있다.
도 3을 참조하면, 도 2에서 스페이서(20)가 형성된 후 1차적으로 이온주입공정(이하, '제1 이온주입공정'이라 함)이 실시된다. 상기 제1 이온주입공정은 도 2에서 노출되는 반도체 기판(10)에 대하여 Ar, He, Ne, Kr, Xe 등과 같은 주기율표상 불활성 기체족을 이용하여 실시된다. 이때, 제1 이온주입공정은 1.0E10ions/cm2 내지 1.0E18ions/cm2의 이온도즈량(dose)과 3KeV 내지 60KeV의 이온주입에너지로 실시되며, 주입된 이온들이 반도체 기판(10) 내에서 1000 내지 4000Å 정도의 비정거리로 분포될 수 있도록 실시된다. 도시된 '22a'는 제1 이온주입공정을 통해 주입된 이온들의 분포를 도시한다.
도 4를 참조하면, 도 3에서 제1 이온주입공정이 완료된 후, 선폭을 넓혀주기위한 식각공정이 실시된다. 상기 식각공정은 스페이서(20)에 대하여 실시되며, 습식 또는 건식식각방식으로 실시될 수 있다. 이때, 상기 습식식각방식은 HF 또는 BOE와 같이 불소를 포함한 습식용액(wet etchant)로 실시된다. 상기 건식식각방식은 도 2에서 설명한 식각공정과 동일한 방법으로 실시된다. 상기 식각공정을 통해 상기 스페이서(20)는 50Å 내지 950Å 정도로 식각된다. 이로써, 식각된 두께만큼 선폭이 넓어진다.
도 5를 참조하면, 2차적으로 이온주입공정(이하, '제2 이온주입공정'이라 함)이 실시된다. 상기 제2 이온주입공정은 상기 제1 이온주입공정과 마찬가지로 Ar, He, Ne, Kr, Xe 등과 같은 주기율표상 불활성 기체족을 이용하여 실시된다. 이때, 제2 이온주입공정은 1.0E10ions/cm2 내지 1.0E18ions/cm2의 이온도즈량(dose)과 3KeV 내지 55KeV의 이온주입에너지로 실시되며, 주입된 이온들이 반도체 기판(10) 내에서 300 내지 3000Å 정도의 비정거리로 분포될 수 있도록 실시된다. 도시된 '22b'는 제1 및 제2 이온주입공정을 통해 주입된 이온들의 분포를 도시한다.
도 6을 참조하면, 도 5에서 제2 이온주입공정이 완료된 후 식각공정을 통해 트렌치(24)가 형성된다. 이때, 상기 식각공정은 건식식각방으로, Cl2, BCl3, SF6
등 주기율표상 레디칼족의 원소가 포함된 가스를 주 식각가스로 이용하고, Ar, O2, N2, He 등의 가스를 첨가가스로 이용한다.
상기에서 설명한 바와 같이 도 3 및 도 5를 통해 2차에 걸친 이온주입공정을 실시하는 이유는 트렌치(24)가 형성될 반도체 기판(10)의 중앙부에 격자결함을 유발시키기 위함이다. 이로써, 후속 트렌치 형성공정시 가장자리부(즉, 격자결함이 유발되지 않은 지역)에 비해 중앙부(즉, 격자결함이 유발된 지역)에서의 식각속도를 빠르게 가져가기 위함이다. 따라서, 트렌치 패턴의 가장자리에서 발생되는 마이크로 트렌치를 억제하며, 동시에 트렌치 패턴 사이즈(size)별로 발생되는 마이크로 로딩효과 또한 억제할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예들에서 구체적으로 기술되었으나, 상기한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 상술한 바와 같이, 본 발명에 의하면, 트렌치가 형성되기전 상기 트렌치가 형성될 반도체 기판의 영역에 대하여 이온주입공정을 실시하여 상기 영역에 격자결함을 유발시킴으로써 후속 트렌치 형성공정시 상기 영역에서의 식각속도를 빠르게 가져가고, 이로 인하여, 패턴의 가장자리에서 발생되는 마이크로 트렌치를 억제하고, 동시에 패턴 사이즈별로 발생되는 마이크로 로딩효과 또한 억제할 수 있다.
도 1 내지 도 6은 본 발명의 바람직한 실시예에 따른 반도체 소자의 트렌치 형성방법을 설명하기 위하여 도시된 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 12 : 패드 산화막
14 : 패드 질화막 16 : 캡핑층
18 : 포토레지스트 패턴 20 : 스페이서
24 : 트렌치
Claims (11)
- (a) 반도체 기판 상에 제1 및 제2 패드막이 증착되는 단계;(b) 상기 제1 및 제2 패드막이 패터닝되어 상기 반도체 기판이 노출되는 단계;(c) 노출되는 상기 반도체 기판에 소정 깊이로 이온주입공정을 실시하여 상기 이온주입공정에 의해 이온이 주입된 상기 반도체 기판의 영역에 격자결함이 유발되는 단계; 및(d) 트렌치 식각 마스크를 이용한 식각공정을 실시하여 상기 (c) 단계에서 격자결함이 유발된 상기 반도체 기판의 영역이 격자결함이 유발되지 않은 지역보다 빠르게 식각되어 트렌치가 형성되는 단계를 포함하며,상기 이온주입공정을 실시하는 상기 소정 깊이는 상기 트렌치가 형성되는 깊이보다 작은 반도체 소자의 트렌치 형성방법.
- 제 1 항에 있어서,상기 이온주입공정은 주기율표상 불활성 기체를 이용하는 반도체 소자의 트렌치 형성방법.
- 제 2 항에 있어서,상기 불활성 기체는 He, Ne, Ar, Kr 및 Xe 중 어느 하나인 반도체 소자의 트렌치 형성방법.
- (a) 반도체 기판 상에 제1 및 제2 패드막이 증착되는 단계;(b) 상기 제1 및 제2 패드막이 패터닝되는 단계;(c) 패터닝되는 상기 제1 및 제2 패드막의 내측벽에 스페이서가 형성되는 단계;(d) 상기 스페이서 사이를 통해 노출되는 상기 반도체 기판에 제1 이온주입공정이 실시되는 단계;(e) 식각공정을 실시하여 상기 스페이서의 두께가 감소되어 후속 공정을 통해 형성될 트렌치의 선폭이 증가되는 단계;(f) 상기 반도체 기판에 제2 이온주입공정이 실시되는 단계; 및(g) 상기 제1 및 제2 이온주입공정에 의해 격자결함이 유발된 상기 반도체 기판의 영역을 식각하여 트렌치가 형성되는 단계를 포함하는 반도체 소자의 트렌치 형성방법.
- 제 4 항에 있어서,상기 제1 및 제2 이온주입공정은 주기율표상 불활성 기체를 이용하는 반도체 소자의 트렌치 형성방법.
- 제 5 항에 있어서,상기 불활성 기체는 He, Ne, Ar, Kr 및 Xe 중 어느 하나인 반도체 소자의 트렌치 형성방법.
- 제 4 항에 있어서,상기 제1 이온주입공정은 1.0E10ions/cm2 내지 1.0E18ions/cm2의 이온도즈량(dose)과 3KeV 내지 60KeV의 이온주입에너지로 실시되는 반도체 소자의 트렌치 형성방법.
- 제 4 항에 있어서,상기 (d) 단계에서 상기 제1 이온주입공정을 통해 주입된 이온들은 상기 반도체 기판 내에서 1000Å 내지 4000Å 정도의 비정거리로 분포되는 반도체 소자의 트렌치 형성방법.
- 제 4 항에 있어서,상기 제2 이온주입공정은 1.0E10ions/cm2 내지 1.0E18ions/cm2의 이온도즈량(dose)과 3KeV 내지 55KeV의 이온주입에너지로 실시되는 반도체 소자의 트렌치 형성방법.
- 제 4 항에 있어서,상기 (f) 단계에서 상기 제2 이온주입공정을 통해 주입된 이온들은 상기 반도체 기판 내에서 300Å 내지 3000Å 정도의 비정거리로 분포되는 반도체 소자의 트렌치 형성방법.
- 제 4 항에 있어서,상기 (a) 단계에서 상기 제2 패드막 상부에 산화막이 증착되는 단계를 더 포함하는 반도체 소자의 트렌치 형성방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0047630A KR100525925B1 (ko) | 2003-07-12 | 2003-07-12 | 반도체 소자의 트렌치 형성방법 |
| US10/731,144 US6924217B2 (en) | 2003-07-12 | 2003-12-10 | Method of forming trench in semiconductor device |
| JP2003424484A JP4699691B2 (ja) | 2003-07-12 | 2003-12-22 | 半導体素子のトレンチ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0047630A KR100525925B1 (ko) | 2003-07-12 | 2003-07-12 | 반도체 소자의 트렌치 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050007984A KR20050007984A (ko) | 2005-01-21 |
| KR100525925B1 true KR100525925B1 (ko) | 2005-11-02 |
Family
ID=33563015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0047630A KR100525925B1 (ko) | 2003-07-12 | 2003-07-12 | 반도체 소자의 트렌치 형성방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6924217B2 (ko) |
| JP (1) | JP4699691B2 (ko) |
| KR (1) | KR100525925B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1557875A1 (en) * | 2003-12-29 | 2005-07-27 | STMicroelectronics S.r.l. | Process for forming tapered trenches in a dielectric material |
| KR100831260B1 (ko) * | 2006-12-29 | 2008-05-22 | 동부일렉트로닉스 주식회사 | 트렌치 소자 격리막에서 모서리 라운딩부를 형성하는 방법 |
| KR20120073727A (ko) * | 2010-12-27 | 2012-07-05 | 삼성전자주식회사 | 스트레인드 반도체 영역을 포함하는 반도체 소자와 그 제조방법, 및 그것을 포함하는 전자 시스템 |
| US8993451B2 (en) * | 2011-04-15 | 2015-03-31 | Freescale Semiconductor, Inc. | Etching trenches in a substrate |
| CN111627802B (zh) * | 2019-02-27 | 2023-08-25 | 无锡华润微电子有限公司 | 一种碳化硅器件制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738410B2 (ja) * | 1990-07-31 | 1995-04-26 | 株式会社東芝 | 半導体装置の製造方法 |
| KR950000103B1 (ko) * | 1991-04-15 | 1995-01-09 | 금성일렉트론 주식회사 | 반도체 장치 및 그 제조방법 |
| JPH07211893A (ja) * | 1994-01-13 | 1995-08-11 | Sony Corp | 電界効果トランジスタとその製法 |
| JP3454951B2 (ja) * | 1994-12-12 | 2003-10-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5662768A (en) * | 1995-09-21 | 1997-09-02 | Lsi Logic Corporation | High surface area trenches for an integrated ciruit device |
| KR100205313B1 (ko) * | 1996-10-25 | 1999-07-01 | 구본준 | 반도체 소자의 격리영역 형성방법 |
| JP2001053138A (ja) * | 1999-08-10 | 2001-02-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US6281093B1 (en) * | 2000-07-19 | 2001-08-28 | Chartered Semiconductor Manufacturing Ltd. | Method to reduce trench cone formation in the fabrication of shallow trench isolations |
-
2003
- 2003-07-12 KR KR10-2003-0047630A patent/KR100525925B1/ko active IP Right Grant
- 2003-12-10 US US10/731,144 patent/US6924217B2/en not_active Expired - Lifetime
- 2003-12-22 JP JP2003424484A patent/JP4699691B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6924217B2 (en) | 2005-08-02 |
| JP2005033165A (ja) | 2005-02-03 |
| KR20050007984A (ko) | 2005-01-21 |
| JP4699691B2 (ja) | 2011-06-15 |
| US20050009264A1 (en) | 2005-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100953049B1 (ko) | 플래시 메모리 소자 및 그의 제조 방법 | |
| US7601589B2 (en) | Method of manufacturing flash memory device | |
| KR100678321B1 (ko) | 서로 다른 두께의 게이트 유전층들을 형성하는 방법 | |
| KR100525925B1 (ko) | 반도체 소자의 트렌치 형성방법 | |
| KR100705231B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20050006511A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100932324B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR101147372B1 (ko) | 반도체 소자의 듀얼 게이트 산화막 방법 | |
| US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
| KR101057691B1 (ko) | 반도체 소자의 실리사이드층 형성방법 | |
| KR20070023170A (ko) | 반도체 소자의 트렌치 형성방법 | |
| KR100751687B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100870293B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20020050918A (ko) | 플레쉬 메모리 소자의 제조방법 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| KR100800868B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101167192B1 (ko) | 고전압 소자 제조방법 | |
| KR0148611B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100871373B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100356480B1 (ko) | 플래시 메모리 셀 제조 방법 | |
| KR100854905B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20060118734A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20030001875A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20080029268A (ko) | 반도체 소자의 소자분리막 및 그 형성방법 | |
| KR20040053438A (ko) | 플래쉬 메모리 소자의 플로팅 게이트 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140917 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150923 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160926 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170920 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180918 Year of fee payment: 14 |