KR100205313B1 - 반도체 소자의 격리영역 형성방법 - Google Patents

반도체 소자의 격리영역 형성방법 Download PDF

Info

Publication number
KR100205313B1
KR100205313B1 KR1019960048257A KR19960048257A KR100205313B1 KR 100205313 B1 KR100205313 B1 KR 100205313B1 KR 1019960048257 A KR1019960048257 A KR 1019960048257A KR 19960048257 A KR19960048257 A KR 19960048257A KR 100205313 B1 KR100205313 B1 KR 100205313B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
forming
isolation region
insulating film
trench
Prior art date
Application number
KR1019960048257A
Other languages
English (en)
Other versions
KR19980029023A (ko
Inventor
윤강식
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960048257A priority Critical patent/KR100205313B1/ko
Priority to CN97103019A priority patent/CN1097306C/zh
Priority to JP9239372A priority patent/JPH10135321A/ja
Publication of KR19980029023A publication Critical patent/KR19980029023A/ko
Application granted granted Critical
Publication of KR100205313B1 publication Critical patent/KR100205313B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 격리영역 형성방법에 관한 것으로 특히 기가(GIGA) 디램(DRAM)급 이상의 소자에 적당하도록 한 STI(Shallow Trench Isolation) 형성방법에 관한 것이다.
이와 같은 본 발명의 반도체 소자의 격리영역 형성방법은 반도체 기판을 준비하는 단계; 상기 반도체 기판상에 제1절연막, 제2절연막을 차례로 형성하는 단계; 격리영역의 제2절연막을 선택적으로 제거하는 단계; 상기 격리영역의 반도체 기판에 일정깊이로 불순물 이온을 주입하는 단계; 상기 격리영역의 제1절연막 및 반도체 기판을 선택적으로 식각하여 트랜치를 형성하는 단계; 상기 트랜치내에 제3절연막을 선택적으로 형성하여 격리 절연막을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.

Description

반도체 소자의 격리영역 형성방법
본 발명은 반도체 소자의 격리영역 형성방법에 관한 것으로 특히 기가(GIGA) 디램(DRAM)급 이상의 소자에 적당하도록 한 STI(Shallow Trench Isolation)형성방법에 관한 것이다.
본도체 소자가 점차로 고집적화 됨에 따라 그에 따른 여러 가지 방법중 소자 격리 영역(Field Region)과 소자형성 영역 즉, 활성영역(Active Region)의 크기를 축소하는 방법들이 제안되고 있다. 일반적인 소자격리 영역의 형성기술로는로코스(LOCOS : LOCal Oxidation of Silicon)공정을 사용하였다. 이러한 로코스 공정을 이용한 격리영역 형성공정은 그 공정이 간단하고 재현성이 우수하다는 장점이 있어 많이 사용되고 있다. 그러나 소자가 점차로 고집적화 함에 따라 로코스 공정으로 격리영역을 형성하는 경우 로코스로 형성된 격리산화막의 특징인, 활성영역으로 확장되는 격리산화막 에지부의 버드비크(Bird Beak)발생 때문에 활성영역의 면적이 축소되어 64MB급 이상의 디램(DRAM : Dynamic Rnndowm Access Memory) 소자에서 사용하기에는 적합하지 못한 것으로 알려져 있다. 그래서 종래 로코스를 이용한 격리영역의 형성방법에는 버드비크의 생성을 방지하거나 또는 버드비크를 제거하는 격리영역의 형성방법에는 버드비크의 생성을 방지하거나 또는 버드비크를 제거하여 격리영역을 축소하고 활성영역을 늘리는 등의 어브밴스드 로코스(Advancd LOCOS)공정이 제안되어 64MB 또는 256MB급 디램의 제조공정에서 사용되었다. 그러나 이러나타났 어드밴스드 로코스를 사용한 격리영역의 형성공정도 셀영역의 면적이 0.2um2이하를 요구하는 기가(GIGA)급 이상의 드램 에서는 격리영역이 차지하는 면적이 크다는 문제점과 로코스 공정으로 형성되는 필드 산화막이 실리콘 기판과의 계면에서 형성되면서 실리콘 기판의 농도가 필드 산화막과 결합으로 인해 낮아지게 되어 결과적으로 누설전류가 발생하는 등의 문제점이 발생하여 격리영역의 특성이 나빠지므로 기가(GIGA) 디램급 이상의 격리영역 형성방법으로 STI(Shallow Trench Isolation)를 이용한 격리영역 형성방법이 제안되었다.
이하에서 첨부된 도면을 참조하여 종래 STI를 이용한 반도체 소자의 격리영역 형성방법을 설명하면 다음과 같다.
제1a도 내지 제1f도는 종래 반도체 소자의 격리영역 형성공정을 보여주는 단면도들이다.
먼저, 제1a도에 나타낸 바와 같이 반도체 기판(1)상에 패드 산화막(2)을 형성한다.
제1b도에 나타낸 바와 같이 상기 패드 산화막(2)상에 질화막(3)을 형성한다.
제1c도에 나타낸 바와 같이 상기 질화막(3)상에 포토레지스터(4)를 형성한후 노광 및 현상공정으로 격리영역(Field Region)형성영역을 정의하여 포토레지스터(4)를 패터닝 한다.
제1d도에 나타낸 바와 같이 상기 패터닝된 포토레지스터(4)를 마스크로 이용한 식각공정으로 질화막(3) 및 패드 산화막(2)을 선택적으로 제거하여 격리영역 형성영역의 반도체 기판(1)을 노출시킨다.
제1e도에 나타낸 비와 같이 상기 포토레지스터(4)를 마스크로 이용한 식각공정으로 노출된 반도체 기판(1)을 일정깊이 식각하여 트랜치(5)를 형성한다.
제1f도에 나타낸 바와 같이 상기 포토레지스터(4)를 제거한다. 그다음 트랜치(5)내에 CVD 산화막을 선택적으로 형성한다. 이때, CVD 산화막은 소자를 형성하는 활성영역(Active Region)간의 격리를 위한 격리 산화막(6)이다. 그다음 상기 질화막(3)과 패드 산화막(2)을 제거하여 격리영역을 형성하는 것으로 구성된다.
종래 STI를 이용한 소자격리영역 형성방법에 있어서는 반도체 기에 트랜치를 형성하고 트랜치에 CVD 산화막을 형성하여 확실한 소자격리 영역을 형성하고 특히, 포토리소그래피 공정을 사용하여 고집적화에 적당하였다. 그러나 종래 반도체 소자의 격리영역 형성방법에 있어서는 웨이퍼의 에지부분과 센터부분의 식각량이 다르고 소자가 조밀하게 형성되는 셀부분과 소자가 조밀하게 형성되지 않는 주변회로부와의 식각량을 정확하게 조절하기 어려운 마이크로 로딩(Micro Loading)효과가 발생하여 식각율(Etch Rate)이 달라지므로 웨이퍼의 에지부눈 및 센터부분에서 또는 셀부눈 및 주변회로부에서 트랜치 깊이를 정확하게 조절하기 어려워 소자격리 영역으로서의 신뢰도를 떨어뜨리는 문제점이 발생하였다.
본 발명은 상기와 같은 종래 STI를 이용한 반도체 소자의 격리영역 형성방법의 문제점을 해결하기 위한 것으로 반도체 기판에 트랜치를 형성하기 전에 이온주입 공정을 실시하여 정확한 깊이의 트랜치를 형성할 수 있는 반도체 소자의 격리영역 형성방법을 제공하는데 그 목적이 있다.
제1a도 내지 제1f도는 종래 반도체 소자의 격리영역 형성공정을 보여주는 단면도.
제2a도 내지 제2g도는 본 발명 반도체 소자의 격리영역 형성공정을 보여주는 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 11 : 패드 산화막
12 : 질화막 13 : 포토레지스터
본 발명에 따른 반도체 소자의 격리영역 형성방법은 반도체 기판을 준비하는 단계; 상기 반도체 기판상에 제1절연막 제2절연막을 차례로 형성하는 단계; 격리영역의 제2절연막을 선택적으로 제거하는 단계; 상기 격리영역의 반도체 기판에 일정깊이로 불순물 이온을 주입하는 단계; 상기 격리영역의 제1절연막 및 반도체 기판을 선택적으로 식각하여 트랜치를 형성하는 단계; 상기 트랜치내에 제3절연막을 선택적으로 형성하여 격리 절연막을 형성하는 단계를 포함한다.
이와 같은 본 발명의 반도체 소자의 격리영역 형성방법을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제2a도 내지 제2g도는 본 발명 반도체 소자의 격리영역 형성공정을 보여주는 단면도들이다.
먼저, 제2a도에 나타낸 바와 같이 격리영역(Field Region)(F) 및 활성영역(Active Region)(A)으로 정의된 반도체 기판(10)상에 제1절연막으로 사용하는 패드 산화막(11)을 형성한다.
제2b도에 나타낸 바와 같이 상기 패드 산화막(11)상에 제2절연막으로 사용하는 질화막(12)을 형성한다.
제2c도에 나타낸 바와 같이 상기 질화막(12)상에 포토레지스터(13)를 형성한 후 노광 및 현상공정으로 격리영역(F)의 포토레지스터(13)를 선택적으로 제거한다.
제2d도에 나타낸 바와 같이 패터닝된 포토레지스터(13)를 마스크로 이용한 식각공정으로 질화막(12)을 선택적으로 제거하여 격리영역(F)의 패드 산화막(11)을 노출시킨다.
제2e도에 나타낸 바와 같이 불순물 이온주입 공정을 실시하여 상기 격리영역(F)으로 정의된 반도체 기판(10)에 일정깊이로 불순물 이온을 주입한다.
이때, 불순물 이온은 0.4um 이상의 깊이로 주입한다. 그리고, 불순물 이온은 원자량이 비교적 무거운 이온으로 분류된 이온을 사용한다. 바람직하게는 As, In 과 Sb 이온중 어느 하나의 이온을 주입한다. 이떼, 불순물 이온의 주입으로 단결정(Cristal)상태의 반도체 기판(10)의 결합구조가 손상을 입어 어느 정도 허술해진다. 그리고 손상의 밀도가 어느 임계값에 도달하면 이 손상 덩어리(Damage Cluster)들은 실질적으로 결합력이 약한 구조인 비정질(Amorphous)구조로 된다.
또한, 이온주입후 손상회복을 위한 열처리(Annealing)을 하여도 이온주입된 반도체 기판과 이온주입되지 않은 반도체 기판의 식각선택비는 다르게 된다.
제2f도에 나타낸 바와 같이 상기 포토레지스터(13)를 마스크로 이용하여 패드산화막(11) 및 반도체 기판(10)을 일정깊이 식각한다. 이때, 식각깊이는 0.4um이상이며 불순물 이온의 주입된 깊이만큼 식각한다. 그리고 식각방법으로는 건식 식각법을 사용한다.
제2g도에 나타낸 바와 같이 상기 포토레지스터(13)를 제거하고 트랜치(14)내에 제3절연막인 CVD 산화막을 선택적으로 형성하여 격리 산화막(15)으로 사용한다. 그다음 질화막(12) 및 패드산화막(11)을 제거하여 격리영역 형성공정을 완료한다.
본 발명에 따른 반도체 소자의 격리영역 형성방법에 있어서는 반도체 기판의 격리영역에 트랜치를 형성하기 전에 비교적 원자량이 큰(무거운) 이온으로 분류된 불순물 이온(예를들면 As, In과 Sb)을 주입하여 반도체 기판의 결합구조를 허술하게 한후 건식식각을 하여 트랜치를 형성하였다. 즉, 이온확산 운동량이 비교적 적교 데미지(Damage)는 큰 불순물 이온을 반도체 기판내에 주입하여 댜결정 구조를 허술하게 하거나 비정질(Amorphous)구조로 변환시켜 건식식각하므로 셀부나 주변회로부 또는 웨이퍼의 에지부분과 센타부분의 식각율(Etch Rate)의 차이가 없도록 하여 마이크로 로딩효과를 감소시켜 기가(GIGA)디램급 이상의 소자에서 사용하는 STI를 이용한 격리영역의 신뢰도를 형상시키는 효과가 있다.

Claims (10)

  1. 반도체 기판을 준비하는 단계; 상기 반도체 기판상에 제1절연막, 제2절연막을 차례로 형성하는 단계; 격리영역의 제2절연막을 선택적으로 제거하는 단계; 상기 격리영역의 반도체 기판에 일정깊이로 불순물 이온을 주입하는 단계; 상기 격리영역의 제1절연막 및 반도체 기판을 선택적으로 식각하여 트랜치를 형성하는 단계; 상기 트랜치내에 제3절연막을 선택적으로 형성하여 격리 절연막을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  2. 제1항에 있어서, 상기 반도체 기판은 Si기판인 것을 특징으로 하는 반도체 소자의 격리영역형성방법.
  3. 제1항에 있어서, 상기 제1절연막은 산화물로 형성하고 제2절연막은 질화물로 형성함은 특징으로 하는 반도체 소자의 격리영역 형성방법.
  4. 제1항에 있어서, 상기 불순물 이온이 주입되는 깊이는 0.4um이상임을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  5. 제1항에 있어서, 상기 반도체 기판을 선택적으로 식각하는 깊이는 불순물 이온주입된 깊이까지 식각함을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  6. 제1항에 있어서, 상기 제3절연막은 산화물로 형성함을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  7. 제1항에 있어서, 상기 불순물 이온은 반도체 기판의 결합구조를 허술하게 하기 위하여 주입하는 것임을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  8. 제1항에 있어서, 상기 불순물 이온은 As, In 과 Sb이온중 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  9. 제1항에 있어서, 상기 트랜치는 건식식각법을 사용하여 형성함을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  10. 제6항에 있어서, 상기 제3절연막은 CVD(Chemical vapour Deposition)법을 사용하여 형성함을 특징으로 하는 반도체 소자의 격리영역 형성방법.
KR1019960048257A 1996-10-25 1996-10-25 반도체 소자의 격리영역 형성방법 KR100205313B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960048257A KR100205313B1 (ko) 1996-10-25 1996-10-25 반도체 소자의 격리영역 형성방법
CN97103019A CN1097306C (zh) 1996-10-25 1997-03-11 形成半导体器件的场区的方法
JP9239372A JPH10135321A (ja) 1996-10-25 1997-09-04 半導体素子隔離領域の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960048257A KR100205313B1 (ko) 1996-10-25 1996-10-25 반도체 소자의 격리영역 형성방법

Publications (2)

Publication Number Publication Date
KR19980029023A KR19980029023A (ko) 1998-07-15
KR100205313B1 true KR100205313B1 (ko) 1999-07-01

Family

ID=19478909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960048257A KR100205313B1 (ko) 1996-10-25 1996-10-25 반도체 소자의 격리영역 형성방법

Country Status (3)

Country Link
JP (1) JPH10135321A (ko)
KR (1) KR100205313B1 (ko)
CN (1) CN1097306C (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100325598B1 (ko) * 1999-05-13 2002-02-25 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
JP4322453B2 (ja) * 2001-09-27 2009-09-02 株式会社東芝 半導体装置およびその製造方法
KR20030054275A (ko) * 2001-12-24 2003-07-02 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR100453345B1 (ko) * 2002-06-25 2004-10-15 동부전자 주식회사 반도체장치의 소자분리막 형성방법
KR100525925B1 (ko) * 2003-07-12 2005-11-02 매그나칩 반도체 유한회사 반도체 소자의 트렌치 형성방법
CN100350588C (zh) * 2003-09-25 2007-11-21 茂德科技股份有限公司 浅槽隔离区与动态随机存取存储器的结构及其制造方法
KR100685885B1 (ko) * 2005-10-28 2007-02-26 동부일렉트로닉스 주식회사 반도체 소자의 격리영역 형성방법
KR100708941B1 (ko) * 2005-12-22 2007-04-17 매그나칩 반도체 유한회사 반도체 소자의 딥 트렌치 형성 방법
CN102122630B (zh) * 2010-01-08 2016-04-20 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制作方法
CN111627802B (zh) * 2019-02-27 2023-08-25 无锡华润微电子有限公司 一种碳化硅器件制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125935A (ja) * 1987-11-11 1989-05-18 Seiko Instr & Electron Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
CN1180931A (zh) 1998-05-06
KR19980029023A (ko) 1998-07-15
JPH10135321A (ja) 1998-05-22
CN1097306C (zh) 2002-12-25

Similar Documents

Publication Publication Date Title
US6437417B1 (en) Method for making shallow trenches for isolation
KR100205313B1 (ko) 반도체 소자의 격리영역 형성방법
US4398964A (en) Method of forming ion implants self-aligned with a cut
JP2003163289A (ja) 半導体メモリの製造方法、及び該半導体メモリを含む半導体装置の製造方法
JPH0628282B2 (ja) 半導体装置の製造方法
KR0179831B1 (ko) 반도체 소자의 웰 형성방법
KR0140655B1 (ko) 반도체 장치의 소자 분리방법
US5804493A (en) Method for preventing substrate damage during semiconductor fabrication
US6281093B1 (en) Method to reduce trench cone formation in the fabrication of shallow trench isolations
US5705422A (en) Method for forming well of semiconductor device
US20050277262A1 (en) Method for manufacturing isolation structures in a semiconductor device
KR100312656B1 (ko) 비씨-에스오아이 소자의 제조방법
KR100336567B1 (ko) 반도체장치의소자분리방법
KR100232198B1 (ko) 반도체소자의 격리영역 형성방법
KR0172724B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR0148611B1 (ko) 반도체 소자의 소자분리막 형성방법
EP0111097B1 (en) Method for making semiconductor devices having a thick field dielectric and a self-aligned channel stopper
KR100372646B1 (ko) 표준 반도체 공정을 이용한 수직형 트랜지스터의 제조 방법
US4544940A (en) Method for more uniformly spacing features in a lateral bipolar transistor
KR20020096136A (ko) 반도체 소자의 격리막 제조방법
KR0161727B1 (ko) 반도체 소자의 소자분리방법
KR0167600B1 (ko) 반도체 장치의 소자 분리 방법
US5972746A (en) Method for manufacturing semiconductor devices using double-charged implantation
KR100277870B1 (ko) 반도체 소자의 격리영역 형성방법
KR0135068B1 (ko) 반도체 소자간의 다중 활성영역 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080320

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee