JP4617642B2 - 配線基板の製造方法、及び電気光学装置の製造方法 - Google Patents

配線基板の製造方法、及び電気光学装置の製造方法 Download PDF

Info

Publication number
JP4617642B2
JP4617642B2 JP2003192919A JP2003192919A JP4617642B2 JP 4617642 B2 JP4617642 B2 JP 4617642B2 JP 2003192919 A JP2003192919 A JP 2003192919A JP 2003192919 A JP2003192919 A JP 2003192919A JP 4617642 B2 JP4617642 B2 JP 4617642B2
Authority
JP
Japan
Prior art keywords
mask
insulating layer
manufacturing
forming
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003192919A
Other languages
English (en)
Other versions
JP2005032758A (ja
JP2005032758A5 (ja
Inventor
英樹 田中
一夫 湯田坂
充 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003192919A priority Critical patent/JP4617642B2/ja
Publication of JP2005032758A publication Critical patent/JP2005032758A/ja
Publication of JP2005032758A5 publication Critical patent/JP2005032758A5/ja
Application granted granted Critical
Publication of JP4617642B2 publication Critical patent/JP4617642B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、配線基板の製造方法、及び電気光学装置の製造方法に関する。
【0002】
【従来の技術】
近年、半導体装置等の電子デバイスにおいては、高集積化を実現するために配線の多層化が行われている。そして、多層配線を有する半導体装置は、層間絶縁層を介して配設される上下の配線パターンを電気的に接続する場合、層間絶縁層にコンタクトホールを形成し、このコンタクトホールを介して接続を行うようにしている。このようなコンタクトホールの形成方法としては、一般に次のよう方法が知られている。
【0003】
まず、基板に金属などの導電材を成膜し、これをエッチングして下層配線層を形成する。次に、下層配線層の上に層間絶縁層を形成する。その後、層間絶縁層の上にフォトレジストを全面塗布し、これをフォトリソグラフィー法によって露光、現像し、コンタクトホールと対応した部分を開口させたレジスト膜を形成する。次に、該レジスト膜をマスクとして層間絶縁層をドライエッチングし、層間絶縁層に貫通した開口を設けることにより、コンタクトホールを形成する。その後、レジストを除去し、コンタクトホールを介して下層配線層に電気的に接続される上層配線層を層間絶縁層の上に形成する(例えば、特許文献1参照)。
【0004】
【特許文献1】
特開平4−291240号公報
【0005】
【発明が解決しようとする課題】
上記特許文献1では、絶縁層の上にフォトレジストを塗布してパターニングし、パターニングしたレジスト膜をマスクとして絶縁層をドライエッチングし、絶縁層に貫通孔を設けることによってコンタクトホールを形成している。したがって、絶縁層をドライエッチングするために高価な真空装置を必要とし、しかも、真空装置を用いた処理であるため、コンタクトホールを形成するのに多くの時間と手間及びエネルギーとを必要とし、真空装置の保守も容易でない。また、ドライエッチング時には、荷電粒子の基板への衝撃や基板表面の電荷蓄積などによるプラズマダメージが発生し、半導体装置等の電子デバイスの電気的特性を劣化させるという課題があった。更に、ドライエッチングでは絶縁層と下層の導電膜とのエッチングにおける選択比を十分確保することが難しいという問題があり、下層の導電膜がエッチングされ、オーミックな電気的導通が取れないという課題がある。更にまた、ドライエッチング時にフォトレジストが硬化して、エッチング後にレジストを除去し難くなる場合もある。
【0006】
本発明は、上記課題を解決するためになされたもので、真空装置を用いずに貫通孔を形成する方法を提供することを目的とし、非常に簡便な方法であって、電気的特性の劣化も伴わず、しかも導電層の多層化に伴う膜厚の不均一化も生じ難い信頼性の高い配線基板の製造方法を提供することを目的とする。さらに、この配線基板の製造方法を利用した電気光学装置の製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記の目的を達成するために、本発明のひとつの配線基板の製造方法は、基板上に形成された第1導電層上にマスクを形成する工程と、前記第1導電層上かつ前記マスクの少なくとも周囲に液体絶縁性材料を用いて絶縁層を形成する工程と、前記絶縁層から前記マスクを除去し貫通孔を形成する工程と、前記貫通孔を形成した後に前記絶縁層の表層の少なくとも一部を研磨する研磨工程と、前記貫通孔に液体導電材料を塗布することで導電部材を形成しコンタクトプラグを形成する工程と、を含み、前記研磨工程は、前記マスクの周りに盛り上がって生成した前記絶縁層の盛上部の所定の高さを除去する工程であり、前記盛上部における前記所定の高さを除去した後の高さは、前記コンタクトプラグを形成する工程において、前記液体導電材料を塗布する装置と前記貫通孔との位置合わせ目印として使用できる高さであることを特徴とする。
上記の目的を達成するために、本発明の配線基板の製造方法は、基板上に形成された第1導電層上にマスクを形成する工程と、前記第1導電層上かつ前記マスクの少なくとも周囲に絶縁層を形成する工程と、前記絶縁層から前記マスクを除去し貫通孔を形成する工程と、前記貫通孔を形成した後に前記絶縁層の表層の少なくとも一部を研磨する工程と、を有することを特徴とする。
【0008】
本発明は、配線基板の製造方法であって、絶縁層を介して設けられる2つの導電層を電気的に接続するための貫通孔を好適に形成する方法を提供するものである。つまり、導電層上の貫通孔を形成する位置にマスクを形成した後、その周囲に絶縁層を形成し、その後、マスクを除去することで、絶縁層のマスクが形成されていた位置に貫通孔が形成され、これにより各導電層の接続を実現するものである。したがって、本発明によれば、貫通孔を形成するために絶縁層をドライエッチングにより部分的に除去する手法を採用する必要がなく、それに伴う高価な真空装置を必要としない。このため、貫通孔の形成を迅速に行うことができるとともに、貫通孔を形成するための手間とエネルギーとを節減でき、多層配線を形成する際のコストを低減することができる。また、ドライエッチングを用いないため、プラズマダメージやエッチングマスクとしてのフォトレジストの硬化等の問題が発生することもない。また、本発明においては、下層の第1導電層が曝されるのはマスクの除去剤に対してであり、第1導電層がエッチングされることがない。したがって、安定した貫通孔を形成することが可能となる。
さらに、本発明においては、絶縁層を形成した後に、当該絶縁層を研磨するものとしているため、配線の層構造の平坦性を向上させることが可能とされている。すなわち、マスクと絶縁層との濡れ性にもよるが、特にマスクと絶縁層との濡れ性が良い場合には、マスク周りに絶縁層の盛上りができ、この上に導電層を形成した場合、導電層にも盛上りができてしまう場合がある。この場合、多層配線の平坦性が崩れてしまい、例えば断線等の要因となり得る上、平坦性が要求される液晶装置等の電気光学装置に当該多層配線構造を適用する場合には、該電気光学装置の特性低下に繋がり得る場合もある。そこで、本発明のように絶縁層を研磨することにより平坦性を確保することが可能となり、上記した問題点を悉く解決することが可能となったのである。
【0009】
また、本発明の配線基板の製造方法は、その異なる態様として、基板上に形成された第1導電層上にマスクを形成する工程と、前記第1導電層上かつ前記マスクの少なくとも周囲に絶縁層を形成する工程と、前記絶縁層から前記マスクを除去し貫通孔を形成する工程と、前記貫通孔を形成した後に前記絶縁層の表層の少なくとも一部を研磨する工程と、を有することを特徴とする。
【0010】
本発明は、配線基板の製造方法であって、絶縁層を介して設けられる2つの導電層を電気的に接続するための貫通孔を好適に形成する方法を提供するものである。つまり、導電層上の貫通孔を形成する位置にマスクを形成した後、その周囲に絶縁層を形成し、その後、マスクを除去することで、絶縁層のマスクが形成されていた位置に貫通孔が形成され、これにより各導電層の接続を実現するものである。したがって、本発明によれば、貫通孔を形成するために絶縁層をドライエッチングにより部分的に除去する手法を採用する必要がなく、それに伴う高価な真空装置を必要としない。このため、貫通孔の形成を迅速に行うことができるとともに、貫通孔を形成するための手間とエネルギーとを節減でき、多層配線を形成する際のコストを低減することができる。また、ドライエッチングを用いないため、プラズマダメージやエッチングマスクとしてのフォトレジストの硬化等の問題が発生することもない。また、本発明においては、下層の第1導電層が曝されるのはマスクの除去剤に対してであり、第1導電層がエッチングされることがない。したがって、安定した貫通孔を形成することが可能となる。
さらに、本発明においては、貫通孔を形成した後に、絶縁層を研磨するものとしているため、配線の層構造の平坦性を向上させることが可能とされている。すなわち、マスクと絶縁層との濡れ性にもよるが、特にマスクと絶縁層との濡れ性が良い場合には、マスク周りに絶縁層の盛上りができ、この上に導電層を形成した場合、導電層にも盛上りができてしまう場合がある。この場合、多層配線の平坦性が崩れてしまい、例えば断線等の要因となり得る上、平坦性が要求される液晶装置等の電気光学装置に当該多層配線構造を適用する場合には、該電気光学装置の特性低下に繋がり得る場合もある。そこで、本発明のように絶縁層を研磨することにより平坦性を確保することが可能となり、上記した問題点を悉く解決することが可能となったのである。
【0011】
また、前記研磨工程は、前記絶縁層の表面全体を研磨する工程を兼ねるものとすることができる。第1導電層上に形成した絶縁層の表面は凹凸形状を有している場合があるため、これを平坦化するために研磨工程を施すことが好ましいが、本発明では上記マスク周りの盛上部を研磨する工程と、表面全体の平坦化工程とを同一工程とすることでプロセスの一層の簡略化を実現することができたのである。なお、研磨方法としては、例えば化学機械的研磨法(CMP)を用いることができる。
【0012】
さらに、研磨工程において、前記マスクの周りに盛り上がって生成した前記絶縁層の盛上部について、該盛上部の所定の高さを除去するものとすることができる。すなわち、盛上部の全てを除去するこもできるが、所定の高さ分のみを除去することもでき、この場合、若干の盛上部が残存することとなり、例えば絶縁層の貫通孔内へのコンタクト用導電材料の充填に際し、該残存した盛上部を位置合わせの目印として用いるこも可能となる。
【0013】
本発明において、第1導電層に対して選択的にマスクを形成する工程は、基材上に形成した第1導電層の全面にマスク材を形成するマスク材形成工程と、マスク材の不要部を除去し、コンタクトホールの形成領域にのみ選択的にマスクを残すパターニング工程とを含むものとすることができる。
また、マスクをフォトレジストなどの有機材料を主体として構成する場合、前記マスク材形成工程として、有機材料を塗布する工程と、有機材料を固化して有機膜を形成する工程とを含み、さらに前記パターニング工程として、有機膜を露光する露光工程と、露光した有機膜を現像する現像工程とを含むものとすることができる。なお、有機材料の塗布方法としては、例えばスピンコート法やディップコート法などを用いることができる。
【0014】
また、マスクを上記有機材料を用いて構成する場合、第1導電層に対して選択的にマスクを形成する工程は、有機材料をコンタクトホールの形成領域に選択的に供給する選択供給工程と、供給した有機材料を固化する固化工程とを含むものとすることができる。
有機材料のコンタクトホールの形成領域への選択的な供給は、例えばインクジェット装置等の液滴吐出装置を用いた液滴吐出法にて行うことができる。このように選択的に有機材料をコンタクトホールの形成領域に供給する場合、コンタクトの形成領域を親液化し、その周囲を撥液化する表面処理工程を行い、その後に選択塗布工程を行うことが望ましい。これにより、コンタクトホールの形成領域への有機材料の濡れ性、付着性を高めることができ、有機材料が周囲に広がるのを防ぐことができ、コンタクトホールの形成領域にマスクを確実に配置することができるようになる。
【0015】
一方、マスクをアルミニウムなどの無機材料を用いて構成する場合、無機材料を基板に蒸着してマスク材を形成し、該マスク材をエッチングにより選択的にコンタクトホールの形成領域に形成することができる。無機材料の基板への蒸着は、真空蒸着やスパッタリングなどの物理蒸着、CVDなどの化学蒸着を用いることができる。
【0016】
次に、本発明において絶縁層を形成する工程は、前記第1導電層上の前記マスクを除く領域に液体絶縁材料(絶縁材料を溶媒に分散ないし溶解させたものも含む)を塗布する液体絶縁材料塗布工程と、塗布した液体絶縁材料を固化する絶縁材料固化工程とを含むものとすることができる。これにより、真空装置などを用いずに絶縁層を形成することが可能で、工程の簡素化、コストの低減を図ることができる。液体絶縁材料としては、シロキサン結合を有するSOG(Spin On Glass)、ポリシラザン、ポリイミド、低誘電率材料(いわゆるLow−K材)などを使用することができる。また、液体絶縁材料が、必ずしも絶縁性を有することはなく、最終的に得られた膜が絶縁性を示せば良い。そして、これらの液体絶縁材料は、有機溶媒に溶解して塗布したのち、一般に熱処理することにより、絶縁層とすることができる。したがって、絶縁材料固化工程は、塗布した絶縁材料を加熱して行うことが望ましい。
【0017】
マスクを除去する工程は、マスクが有機材料から形成されている場合、大気圧下または減圧下における酸素プラズマによるアッシング、オゾンによるアッシング、或いは通常のフォトマスク剥離液により行うことができる。
また、マスクが無機材料から形成されている場合、この無機材料を溶解可能なエッチング液に浸漬することにより、マスクを除去することができる。もちろん、スピンエッチングでもよい。このような方法によるマスクの除去では、下層の導電層に対して全く影響を及ぼさない方法を選択できるので、安定してコンタクトホールを開口することができる。
【0018】
次に、上述した多層配線の形成方法は、例えば配線基板の製造プロセスにおいて採用することができる。このような方法により製造された配線基板は、多層配線を具備し、その層間の電気的接続が非常に優れたものとなり、さらに平坦性に優れた信頼性の高いものとなる。また、上述した多層配線の形成方法は、例えばデバイスの製造プロセスにおいて採用することもでき、この場合、製造されるデバイスは非常に信頼性の高いものとなる。
【0019】
【発明の実施の形態】
(配線基板の製造方法)
以下、本発明の実施の形態を図面を用いて詳しく説明する。図1〜図3は、本発明の多層配線の形成方法を採用した配線基板の一製造方法について、そのプロセスの概略を示す断面模式図である。なお、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【0020】
まず、製造される配線基板100の構成について図3を用いて説明する。図3に示した配線基板100は、ガラス基板(基材)10の表面に第1導電膜(多結晶シリコン膜)14を具備し、該第1導電膜14の上層には層間絶縁膜(絶縁層)26を介して第2導電膜16が形成されている。これら第1導電膜14と第2導電膜16とはコンタクトホール28内のコンタクトプラグ15を介して電気的に接続され、すなわち本実施形態の配線基板100は多層配線構造を具備して構成されている。
【0021】
以下、この多層配線構造を備えた配線基板100の製造方法について、図1〜図3を参照しつつ説明する。まず、図1(a)に示したようなガラス基板10を用意する。そして、図1(b)に示すように、そのガラス基板10上に多結晶シリコン膜14を形成する。この多結晶シリコン膜14は、例えば次のようにして形成することができる。まず、ガラス基板10上に液体水素化ケイ素を塗布して乾燥させる。次に、乾燥させた水素化ケイ素の膜を焼成して熱分解し、アモルファスシリコン膜にする。さらに、アモルファスシリコン膜にXeClなどのエキシマレーザを照射してアニールし、アモルファスシリコン膜を多結晶化して多結晶シリコン膜14にする。
【0022】
次に、図1(c)に示すように、多結晶シリコン膜14上の所定領域にマスク24を形成する。具体的には、後に形成するコンタクトホール28(図3参照)の形成予定領域にマスク24を形成するものとしている。ここで、該マスク24の選択的形成方法としては、まず、感光性のレジスト材料を多結晶シリコン膜14上に全面塗布(例えばスピンコート法やディップコート法等による)し、これをマスク露光により上記所定領域のみに選択的に露光を行い、さらに現像により所定パターンのマスク24を形成するものとしている。なお、レジスト材料の塗布方法としては、例えばスピンコート法やディップコート法などを用いることができる。また、露光・現像工程を行った後、真空UV照射を行うことにより形成されるマスクの硬化を行うものとしている。
【0023】
次に、図2(a)に示すように、形成したマスク24の周囲、すなわちマスク24を除いた多結晶シリコン膜14の全面に液体絶縁材料などからなる絶縁層26を形成する。この絶縁層26は、液状絶縁材料をマスク24を除いた多結晶シリコン膜14の全面に塗布し、これを焼成して加熱分解させて形成することができる。これにより、高価な真空装置などを使用する必要がなく、成膜に必要な投入エネルギーや時間などを節減することができる。
【0024】
上記液体絶縁材料の塗布は、本実施形態の場合、いわゆるスピンコートによって行っている。なお、液体絶縁材料の塗布は、ディップコートや液体ミスト化学堆積法(Liquid Source Misted Chemical Deposition:LSMCD)、スリットコートなどによって行ってもよい。また、液体絶縁材料の塗布は、いわゆるインクジェット装置のような液滴吐出装置によって行うこともできる。このような液滴吐出装置を用いれば、所望の部分にだけ定量的に塗布することが可能であるので、材料を節減することができる。また、液体絶縁材料としては、シロキサン結合を有するSOG(Spin On Glass)、ポリシラザン、ポリイミド、Low−K材などを使用することができる。さらに、液体絶縁材料は、必ずしも絶縁性を有することはなく、最終的に得られた膜が絶縁性を示せば良い。そして、これらの液体絶縁材料は、有機溶媒に溶解して塗布したのち、一般に熱処理することにより、絶縁層26とすることができる。したがって、液体絶縁材料を固化する工程は、塗布した液体絶縁材料を加熱して行うことが望ましい。
【0025】
次に、図2(b)に示すように、絶縁層26の表面を研磨して平坦化処理を行う。具体的な研磨方法としては、例えば化学機械的研磨法(CMP)を用いている。このような研磨工程を行うのは、図2(a)に示したように、絶縁層26を形成した後には、マスク24の周囲に沿って絶縁層26が盛り上がり、部分的に盛上部26aを形成することに寄るものである。つまり、マスク24と絶縁層26との濡れ性にもよるが、特にマスク24と絶縁層26との濡れ性が良い場合には、マスク24の周りに絶縁層26の盛上りができ、例えば図4に示したように、この上に導電層16等を積層した場合、該導電層16にも盛上り17ができてしまう場合がある。そこで、このような問題を解消するために、本実施形態ではマスク24の周りの絶縁層26を研磨することにより平坦性を確保するものとしている。
【0026】
研磨工程を行った後、図2(c)に示すように、マスク24をアッシングして除去し、絶縁層26に貫通孔28を形成する。
【0027】
次に、図3に示したように、液滴吐出装置(図示略)を用いて貫通孔(コンタクトホール)28に有機金属化合物を主成分とした液体コンタクト形成材料を供給する。その後、貫通孔(コンタクトホール)28内の液体コンタクト形成材料を焼成して固化し、コンタクトプラグ15を形成する。その後、例えば、導電材料の微粉末を有機溶媒に分散させた液体配線材料を、液滴吐出装置を用いて所定パターンにて供給し、これを熱処理して第2導電膜16を形成する。これにより、多結晶シリコン膜14と第2導電膜16とがコンタクトホール28に設けたコンタクトプラグ15を介して電気的に接続される。
【0028】
このように、本実施形態においては、コンタクトホールの形成位置にマスクを設け、その後、マスクの周囲に絶縁層を形成してマスクを除去することにより、コンタクトホールを形成している。このため、絶縁層のエッチングをすることなくコンタクトホールを形成することができ、高価な真空装置を必要とせず、工程数を削減することができ、工程の簡素化が図れる。また、コンタクトホールの形成を迅速に行うことができるとともに、コンタクトホールを形成するための手間とエネルギーとを節減でき、配線基板の製造コストを低減することができる。しかも、本実施形態においては、絶縁層を形成した後に、マスク周りの絶縁層を研磨するものとしているため、配線基板中の層構造の平坦性を向上させることができる。
【0029】
なお、上記本実施形態の製造工程においては、マスク24としてフォトレジストを用い、これを露光・現像によりパターニングするものとしているが、マスク形成材料(無機材料、有機材料を問わず)をコンタクトホールの形成領域に選択的に供給するために、液滴吐出装置を用いた液滴吐出法にて行うこともできる。このように選択的にマスク形成材料をコンタクトホールの形成領域に供給する場合、コンタクトの形成領域を親液化し、その周囲を撥液化する表面処理工程を行い、その後に選択塗布工程を行うことが望ましい。これにより、コンタクトホールの形成領域への有機材料の濡れ性、付着性を高めることができ、有機材料が周囲に広がるのを防ぐことができるため、コンタクトホールの形成領域にマスクを確実に配置することができるようになる。
【0030】
また、上記本実施形態の製造工程においては、マスク24を無機材料を用いて構成することもできる。この場合、無機材料を基板に蒸着して蒸着膜を形成し、該蒸着膜をエッチングにより選択的にコンタクトホールの形成領域に形成することができる。なお、無機材料の基板への蒸着は、真空蒸着やスパッタリングなどの物理蒸着、CVDなどの化学蒸着を用いることができる。
【0031】
さらに、上記本実施形態の製造工程においては、絶縁層26の盛上部26aの研磨工程は、マスク24を除去する前に行っており、該マスク24とともに研磨するものとしているが、マスク24を除去した後に行うものとしても良い。また、マスク24を除去した後に研磨工程を行う場合には、絶縁層26に形成された貫通孔(コンタクトホール)28内にコンタクトプラグ15を形成した後に研磨を行うものとすることもできる。いずれの場合においても、マスク24の周りに形成された絶縁層26の盛上部26aを好適に除去することができる。
【0032】
また、上記本実施形態の製造工程においては、絶縁層26の盛上部26aの研磨工程は、絶縁層26の表面全体を研磨する工程を兼ねている。つまり、多結晶シリコン膜14上に形成した絶縁層26の表面は凹凸形状を有している場合があるため、これを平坦化するための研磨工程を、盛上部26aを研磨する工程と同一プロセスにて行うことでプロセスの一層の簡略化を実現しているのである。
【0033】
さらに、研磨工程において、マスク24の周りに生成した盛上部26aについて、その全てを研磨除去しても良いが、該盛上部26aの所定の高さを除去するものとすることもできる。この場合、若干の盛上部26aが多結晶シリコン膜14上に残存することとなるが、例えば絶縁層26の貫通孔(コンタクトホール)28内へのコンタクトプラグの充填に際し、該残存した盛上部26aを位置合わせの目印として用いるこも可能となる。
【0034】
また、上記本実施形態の製造工程においては、マスク24を除去する工程は、マスク24が有機材料から形成されている場合、大気圧下または減圧下における酸素プラズマによるアッシング、オゾンによるアッシング、或いは通常のフォトマスク剥離液により行うことができる。また、マスク24が無機材料から形成されている場合、この無機材料を溶解可能なエッチング液に浸漬することにより、該マスク24を除去することができ、その他、スピンエッチングにより行うこともできる。このような方法によるマスク24の除去では、下層の多結晶シリコン膜14に対して影響(オーバーエッチングによる影響等)を及ぼさない方法を選択できるので、安定してコンタクトホールを開口することができる。
【0035】
(デバイスの製造方法)
以下、本発明の第2の実施の形態を図面を用いて詳しく説明する。図5は、本実施形態の製造方法により製造されるデバイスの一実施形態として、TFT(薄膜トランジスタ)200の構成を示す断面模式図であって、図6〜図9は、TFT200の一製造方法について、そのプロセスの概略を示す断面模式図である。なお、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【0036】
まず、製造されるTFT200の構成について図5を用いて説明する。図5に示したTFT200は、ガラス基板(基材)10の表面に多結晶シリコン膜14を具備しており、該多結晶シリコン膜14はソース領域14a、チャネル領域14b、ドレイン領域14cを有し、ソース領域14aにはコンタクトホール28aを介してソース電極161が、ドレイン領域14cにはコンタクトホール28bを介して画素電極162が電気的に接続されている。つまり、TFT200は例えば液晶装置等の電気光学装置の画素スイッチング素子として好適なものとされている。また、多結晶シリコン膜14のチャネル領域14bの上層には、ゲート絶縁膜261を介してゲート電極19が形成されている。
【0037】
ここで、第1導電層たる多結晶シリコン膜14と第2導電層たるソース電極161とは、ゲート絶縁膜261及び層間絶縁膜262を介して積層され、また、第1導電層たる多結晶シリコン膜14と第3導電層たる画素電極162とは、ゲート絶縁膜261及び2層の層間絶縁膜262,263を介して積層されている。以上のように、本実施形態のTFT200は多層配線構造を具備して構成されており、以下に述べるように上述した配線基板の製造方法を用いて製造することができる。
【0038】
以下、図5に示したTFT200の製造方法について、図6〜図9を参照しつつ説明する。
まず、図6(a)に示したように、ガラス基板10の表面に多結晶シリコン膜14を形成する。この多結晶シリコン膜14は、次のようにして形成することができる。まず、ガラス基板10の上に例えばフッ素樹脂膜などの撥液性の膜(図示せず)を形成する。そして、この撥液膜の素子形成領域に紫外線などを照射し、素子形成領域の撥液膜を分解除去してパターニングし、撥液バンクとする。その後、素子形成領域に液体水素化ケイ素を塗布して乾燥させる。次に、乾燥させた水素化ケイ素の膜を焼成して熱分解し、アモルファスシリコン膜にする。さらに、ガラス基板10の全体に紫外線を照射して撥液バンクを分解して除去したのち、アモルファスシリコン膜にXeClなどのエキシマレーザを照射してアニールし、アモルファスシリコン膜を多結晶化して多結晶シリコン膜14にする。
【0039】
その後、多結晶シリコン膜14のチャンネルドープを行う。すなわち、全面に適宜の不純物(例えば、n型導電層を形成する場合はPH3イオン)を打ち込んで拡散させる。この多結晶シリコン膜14は、第1導電層となる。
【0040】
次に、多結晶シリコン膜14を覆う形にて、ガラス基板10の全面に液体有機材料であるフォトマスクを塗布する。そして、塗布したフォトマスクを70〜90℃の温度で乾燥(プレベーク)させる。なお、液体有機材料は、感光性の樹脂(例えば、ポリイミド)であってもよい。また、液体有機材料の塗布は、スピンコート、ディップコート、LSMCD、スリットコート、定量吐出装置による塗布を用いることができる。そして、フォトリソグラフィー法によりフォトマスクを露光、現像し、第1導電層となる多結晶シリコン膜14のソース領域14aとドレイン領域14cとの上のコンタクトホールの形成領域に、図6(a)に示すようなマスク24a,24cを形成する。このマスク24a,24cは、後に形成するゲート絶縁膜261(図5参照)の厚さと同等か、それ以上の高さに形成する。
【0041】
その後、図6(b)に示すように、マスク24a,24cを除いたガラス基板10(多結晶シリコン膜14を含む)の全面にゲート絶縁膜261を形成する。このゲート絶縁膜261は、上述した配線基板の製造方法の実施形態で示した絶縁層26と同様の方法、つまり液体絶縁材料を塗布・固化することで形成することができる。
【0042】
次に、図6(c)に示すように、形成したゲート絶縁膜261に対して研磨処理を行う。この場合、上述した配線基板の製造方法の実施形態で示したものと同様、マスク24a,24cの周りに生成した盛上部を化学機械的研磨法(CMP法)により研磨除去するものとしている。
【0043】
続いて、図7(a)に示すように、ゲート絶縁膜261上のチャネル領域14bに対応した位置にゲート電極19を形成する。具体的には、有機金属化合物を主成分とする液体導電材料を全面塗布する一方、これをチャネル領域14bに対応した位置に選択的に形成すべくフォトリソグラフィー法等によりパターニングする。なお、形成したゲート電極19をマスクとして、ソース領域14aとドレイン領域14cとに適宜の不純物(例えば、p型導電層を形成する場合はB26イオン)の打ち込みを行う。
【0044】
また、同じく図7(a)に示すように、マスク24a,24c上に更にレジストを形成して、後に形成する層間絶縁膜262の層厚よりも厚い(高さの大きい)マスク241,242を形成する。
【0045】
次に、図7(b)に示すように、マスク241,242を除いたガラス基板10(ゲート絶縁膜261を含む)の全面に層間絶縁膜262を形成する。この層間絶縁膜262は、上述したゲート絶縁膜261と同様の方法、つまり液体絶縁材料を塗布・固化することで形成することができる。さらに、図7(c)に示すように、形成した層間絶縁膜262に対して研磨処理を行う。この場合、上述したゲート絶縁膜261と同様の方法、つまりマスク241,242の周りに生成した盛上部を化学機械的研磨法(CMP法)により研磨除去するものとしている。
【0046】
次に、図8(a)に示すように、マスク241,242をアッシングして除去し、ゲート絶縁膜261及び層間絶縁膜262を貫通するコンタクトホール28a,28bを形成する。このようなマスク241,242のアッシングは、大気圧または減圧下における酸素プラズマやオゾン蒸気によって行うことができる。
【0047】
次に、図8(b)に示したように、液滴吐出装置(図示略)を用いて、コンタクトホール28aに対して選択的に有機金属化合物を主成分とした液体コンタクト形成材料を供給する。その後、コンタクトホール28a内の液体コンタクト形成材料を焼成して固化し、コンタクトプラグ15aにする。そして、コンタクトプラグ15aと接続する形にて、ソース電極161を所定の配線パターンにて形成する。このソース電極161の配線パターン形成に際しても液滴吐出装置を用いることができる。
【0048】
ソース電極161の形成後、図8(c)に示すように、コンタクトホール28b内にマスク243を形成する。この場合のマスク形成は、フォトリソグラフィー法や液滴吐出装置を用いた液滴吐出法等により行うことができる。
【0049】
続いて、図9(a)に示すように、マスク243を除いた層間絶縁膜262(ソース電極161を含む)の全面に層間絶縁膜263を形成する。この層間絶縁膜263は、上述した層間絶縁膜262と同様の方法、つまり液体絶縁材料を塗布・固化することで形成することができる。さらに、図9(b)に示すように、形成した層間絶縁膜263に対して研磨処理を行う。この場合、上述した層間絶縁膜262と同様の方法、つまりマスク243の周りに生成した盛上部を化学機械的研磨法(CMP法)により研磨除去するものとしている。続いて、同じく図9(b)に示すように、マスク243をアッシングして除去し、ゲート絶縁膜261、層間絶縁膜262及び層間絶縁膜263を貫通するコンタクトホール28bを形成する。このようなマスク243のアッシングは、大気圧または減圧下における酸素プラズマやオゾン蒸気によって行うことができる。
【0050】
次に、図9(c)に示したように、液滴吐出装置(図示略)を用いて、コンタクトホール28bに対して選択的に有機金属化合物を主成分とした液体コンタクト形成材料を供給する。その後、コンタクトホール28b内の液体コンタクト形成材料を焼成して固化し、コンタクトプラグ15bにする。そして、コンタクトプラグ15bと接続する形にて、ITO等からなる画素電極162を所定の配線パターンにて形成する。この画素電極162のパターン形成に際しても液滴吐出装置を用いることができる。
【0051】
以上のような方法により、第1導電層であるソース領域14aと第2導電層であるソース電極161、および第1導電層であるドレイン領域14cと第2導電層である画素電極162とを、コンタクトホールに設けたコンタクトプラグ15a,15bを介して電気的に接続させることができる。このように、本実施形態においては、コンタクトホールの形成位置にマスクを設け、その後、マスクの周囲に絶縁層を形成してマスクを除去することにより、コンタクトホールを形成している。このため、絶縁層のエッチングをすることなくコンタクトホールを形成することができ、高価な真空装置を必要とせず、工程数を削減することができ、工程の簡素化が図れる。しかも、本実施形態においては、ゲート絶縁膜や層間絶縁膜を形成した後に、マスク周りに生成した絶縁膜の盛上部を研磨するものとしているため、配線基板中の層構造の平坦性を向上させることができ、特に液晶装置のスイッチング素子として用いる本実施形態においては、液晶層厚の均一性確保に繋がるため、当該液晶装置の特性向上を実現可能となり得る。
【0052】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、特許請求の範囲を逸脱しない範囲で種々の変更を行うことができる。例えば上記実施形態の各構成は、その一部を省略したり、上記とは異なる任意の組み合わせを採用することができる。例えば、上記デバイスの製造方法においては、上述した配線基板の製造方法で示した種々の製膜方法、選択的塗布方法等を採用することができる。
【図面の簡単な説明】
【図1】 本実施形態の配線基板の製造方法の一プロセスを示す断面模式図。
【図2】 図1に続く、配線基板の製造方法の一プロセスを示す断面模式図。
【図3】 本実施形態の製造方法により得られた配線基板の一例を示す断面模式図。
【図4】 比較例の配線基板の一例を示す断面模式図。
【図5】 本実施形態の製造方法により得られたデバイスの一例を示す断面模式図。
【図6】 本実施形態のデバイスの製造方法の一プロセスを示す断面模式図。
【図7】 図6に続く、デバイスの製造方法の一プロセスを示す断面模式図。
【図8】 図7に続く、デバイスの製造方法の一プロセスを示す断面模式図。
【図9】 図8に続く、デバイスの製造方法の一プロセスを示す断面模式図。
【符号の説明】
10…基板、14…多結晶シリコン膜(第1導電層)、16…第2導電層、26…絶縁層

Claims (7)

  1. 基板上に形成された第1導電層上にマスクを形成する工程と、
    前記第1導電層上かつ前記マスクの少なくとも周囲に液体絶縁性材料を用いて絶縁層を形成する工程と、
    前記絶縁層から前記マスクを除去し貫通孔を形成する工程と、
    前記貫通孔を形成した後に前記絶縁層の表層の少なくとも一部を研磨する研磨工程と、
    前記貫通孔に液体導電材料を塗布することで導電部材を形成しコンタクトプラグを形成する工程と、
    を含み、
    前記研磨工程は、前記マスクの周りに盛り上がって生成した前記絶縁層の盛上部の所定の高さを除去する工程であり、
    前記盛上部における前記所定の高さを除去した後の高さは、前記コンタクトプラグを形成する工程において、前記液体導電材料を塗布する装置と前記貫通孔との位置合わせ目印として使用できる高さであることを特徴とする配線基板の製造方法。
  2. 請求項1において、前記絶縁層の前記マスクと接する部分の膜厚が前記マスクと接していない部分の膜厚より大きいことを特徴とする配線基板の製造方法。
  3. 請求項1または2において、
    前記マスクが前記第1導電層上に塗布された有機材料に光を照射することで形成されることを特徴とする配線基板の製造方法。
  4. 請求項1ないしのいずれか一項において、
    前記マスクが前記第1導電層上に蒸着された無機材料をエッチングすることで形成されることを特徴とする配線基板の製造方法。
  5. 請求項1ないしのいずれか一項において、
    前記絶縁層が液体絶縁材料を塗布することで形成されることを特徴とする配線基板の製造方法。
  6. 請求項1ないしのいずれか一項において、
    前記コンタクトプラグ上に第2導電層を形成する工程を含むことを特徴とする配線基板の製造方法。
  7. 請求項1ないしのいずれか一項に記載の配線基板の製造方法を用いることを特徴とする電気光学装置の製造方法。
JP2003192919A 2003-07-07 2003-07-07 配線基板の製造方法、及び電気光学装置の製造方法 Expired - Fee Related JP4617642B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003192919A JP4617642B2 (ja) 2003-07-07 2003-07-07 配線基板の製造方法、及び電気光学装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003192919A JP4617642B2 (ja) 2003-07-07 2003-07-07 配線基板の製造方法、及び電気光学装置の製造方法

Publications (3)

Publication Number Publication Date
JP2005032758A JP2005032758A (ja) 2005-02-03
JP2005032758A5 JP2005032758A5 (ja) 2006-05-25
JP4617642B2 true JP4617642B2 (ja) 2011-01-26

Family

ID=34204571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003192919A Expired - Fee Related JP4617642B2 (ja) 2003-07-07 2003-07-07 配線基板の製造方法、及び電気光学装置の製造方法

Country Status (1)

Country Link
JP (1) JP4617642B2 (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291946A (ja) * 1986-06-12 1987-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH04291240A (ja) * 1991-03-19 1992-10-15 Sharp Corp アクティブマトリクス基板
JPH07122638A (ja) * 1993-10-26 1995-05-12 Fujitsu Ltd 半導体装置の製造方法
JPH09283519A (ja) * 1996-04-08 1997-10-31 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH09283522A (ja) * 1996-04-12 1997-10-31 Lg Semicon Co Ltd 金属配線の形成方法
JPH09312336A (ja) * 1996-05-20 1997-12-02 Yamaha Corp 接続孔形成法
JPH10112499A (ja) * 1996-08-12 1998-04-28 Sony Corp 金属プラグおよび/または金属配線の形成方法
JPH10214809A (ja) * 1997-01-31 1998-08-11 Nec Corp 半導体装置の製造方法
JP2000003883A (ja) * 1998-06-16 2000-01-07 Nec Corp 半導体装置の製造方法
JP2002026014A (ja) * 2000-07-07 2002-01-25 Seiko Epson Corp 配線の形成方法
JP2002198372A (ja) * 2000-12-25 2002-07-12 Hitachi Ltd 半導体デバイスの製造方法および半導体デバイス

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291946A (ja) * 1986-06-12 1987-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH04291240A (ja) * 1991-03-19 1992-10-15 Sharp Corp アクティブマトリクス基板
JPH07122638A (ja) * 1993-10-26 1995-05-12 Fujitsu Ltd 半導体装置の製造方法
JPH09283519A (ja) * 1996-04-08 1997-10-31 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH09283522A (ja) * 1996-04-12 1997-10-31 Lg Semicon Co Ltd 金属配線の形成方法
JPH09312336A (ja) * 1996-05-20 1997-12-02 Yamaha Corp 接続孔形成法
JPH10112499A (ja) * 1996-08-12 1998-04-28 Sony Corp 金属プラグおよび/または金属配線の形成方法
JPH10214809A (ja) * 1997-01-31 1998-08-11 Nec Corp 半導体装置の製造方法
JP2000003883A (ja) * 1998-06-16 2000-01-07 Nec Corp 半導体装置の製造方法
JP2002026014A (ja) * 2000-07-07 2002-01-25 Seiko Epson Corp 配線の形成方法
JP2002198372A (ja) * 2000-12-25 2002-07-12 Hitachi Ltd 半導体デバイスの製造方法および半導体デバイス

Also Published As

Publication number Publication date
JP2005032758A (ja) 2005-02-03

Similar Documents

Publication Publication Date Title
KR100606947B1 (ko) 콘택트 홀 형성 방법, 배선 형성 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자 디바이스의 제조 방법
JP4042098B2 (ja) デバイスの製造方法
JP4884227B2 (ja) 素子配置基板の製造方法
US7026236B2 (en) Method of forming multilayer interconnection structure, method of manufacturing circuit board, and method of manufacturing device
CN104934537A (zh) 电子器件及其制造方法
US7375774B2 (en) Method of manufacturing semiconductor device
JP4281584B2 (ja) 半導体装置の製造方法
TWI251322B (en) Method of forming multilayer interconnection structure, and manufacturing method for multilayer wiring boards
JP4617642B2 (ja) 配線基板の製造方法、及び電気光学装置の製造方法
US7585717B2 (en) Method of manufacturing semiconductor device, semiconductor device and electronic apparatus therefore
KR100704253B1 (ko) 트랜지스터의 제조 방법, 전기 광학 장치 및 전자 기기
JP2005079288A (ja) 多層配線の形成方法および電子デバイス
JP2005032759A (ja) 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
JP2005236187A (ja) 半導体装置の製造方法、電子機器
KR100306907B1 (ko) 반도체장치의접촉홀형성방법
JP2004165286A (ja) 薄膜トランジスタの製造方法
KR100521453B1 (ko) 반도체 소자의 다층 배선 형성방법
TW202133225A (zh) 形成半導體結構的方法
CN111149233A (zh) 用于薄膜晶体管(tft)装置之半导体图案化技术
Yudasaka et al. W/(Z/ZZV/Aw
KR20110070317A (ko) 반도체 소자의 패턴 형성방법
JP2005209783A (ja) 半導体装置の製造方法
KR20030095444A (ko) 반도체 소자의 콘택홀 형성방법
KR20050049634A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060403

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees